Coca_Tian的博客

对于FPGA工程师来说，DCM/DLL/MMCM/PLL这些词简直每天都能看到，但很多人并不是很清楚它们之间的差异。在Xilinx的FPGA中，时钟管理器叫做Clock Management，简称CMT。我们所用到的DCM/PLL/MMCM都包含在CMT中。DCM是比较早的FPGA中使用的，比如Sparten-3和Virtex-4，后面的器件不再使用了。在Virtex-4中，CMT包括一个PLL和两个DCM。DCM的核心是DLL，即Delay Locked Loop，它是一个数字模块，可以产生不同相位的

最近调试芯片遇到一个选择题，需要决定数据接口的接口标准，是选用LVDS差分接口还是CMOS单端接口。说实话，之前接触多的还是CMOS单端接口，只是看到过很多资料介绍过LVDS差分接口。官方说法里，它的主要优点有：抗干扰能力强，具有更高的数据传输速率更好的信号完整性降低了电平幅度和电路功耗既然有这么多优点，这次我们就选用LVDS差分接口，看看我们能不能感受到LVDS的优势。每对LVDS信号是一个差分信号对，一个信号用两个相反的p，n信号线表示，通过差值 [Vp - Vn] 传输数据，这样可以有

0 引言最近准备采用Xilinx FPGA进行多机通信，即主FPGA芯片将采集到的不同层的图像数据流分别输出给对应的4块从FPGA芯片中，主从FPGA之间的连接机制采用星形拓扑结构。经计算，图像数据流接口速率需要数百兆比特/秒，因此需要调研FPGA支持的常见IO接口标准，及每种接口的应用场合。现在项目使用的FPGA芯片为Spartan6系列，故参考的user guide为UG381，《Spartan-6 FPGA SelectIO Resources》。1 常见IO接口标准Xilinx FPGA提供和

Xilinx FPGA的I/O兼容多种电平标准，包括LVTTL、LVCMOS、LVDS、LVPECL等，下面对各类电平标准做简要介绍。一、LVTTL（LowVoltage Transistor-Transistor Logic）LVTTL电平标准即低电压三极管-三极管逻辑电平标准是EIA/JESDSA的一种通用的3.3V电平标准，该标准的输入输出供电电压（VCCO）为3.3V，不需要参考电压（VREF）和终端电压（VTT）。LVTTL电平标准终端连接示意图如下所示，包括单向的和双向的终端链接方式。L

不详细的讲一下Xilinx的BMG：单端口和双端口RAM的区别真双口 RAM 有两个时钟（clka & clkb）、两组输入输出数据线（dina & douta & dinb & doutb）、两组地址线（addra & addrb），两个使能端（ena & enb）、两个写使能端（wea & web）。两个端口都可以进行读写操作（Port a 和 Port b 可以一起读或者一起写或者一个读一个写）。整体上，读、写可以同时进行Note: 以下

文章目录一、UART是什么二、RS-232标准三、RS-485、RS-422标准四、RS-232与RS-485对比五、RS-422与RS-485对比六、影响RS-485总线通讯速度和通信可靠性的三个因素七、RS-485总线的负载能力和通讯电缆长度之间的关系八、分布电容对RS-485总线传输性能的影响串口通讯是电子工程师面对的最基本的一个通讯方式，RS-232是其中最简单的一种。然而，很多初学者往往搞不清楚UART和RS-232、RS-422、RS-485的联系和区别，本文将谈谈这几个概念的理解，帮助大家理