Cyclone v器件关键参数

1、时钟频率

2、PLL输入输出频率范围

3、DLL性能

4、memory 性能
cyclonev 里有两种形式的memory：（1）MLAB生成的memory；（2）内嵌的M10K模块
从锁相环生成memory所需要的时钟（50％占空比）经过全局时钟网络连接到memory,memory能跑的最高频率如下：

5、RGMII 接口参数


6、External Memory Performance 外接memory性能
下表是不同ddr系列支持的DDR 控制器方式。
half rate：指例化的ddr ip核控制器侧的时钟频率是ddr器件时钟频率的一半
full rate：指例化的ddr ip核控制器侧的时钟频率与ddr器件的时钟频率一样。

下表是不同ddr系列，支持ddr器件运行的最高频率时钟。