11、时钟和数据恢复电路详解

时钟和数据恢复电路详解

1. 时钟和数据恢复概述

在限幅放大器的输出端，具有尖锐数据边缘的放大数据信号可用于进一步处理。但要唯一解读接收到的信号，需要定时信息。串行通信链路不会在单独的通道上提供同步信号，因此接收器必须从数据流中提取定时信息。这种时钟和数据恢复过程在光通信、电气串行链路、硬盘读取通道以及一些内存接口中都可以类似的方式进行。

整个同步过程更准确的表述应该是时钟恢复和数据重定时，能更好地描述行为上独立的操作。实际上，恢复的时钟用于对输入（有时是延迟的）数据进行重新采样，为后续模块提供适当的定时信息，即同步性。不过，在许多实现中，重定时操作被嵌入到时钟恢复部分，以提高电路性能。

2. 时钟恢复原理

2.1 历史与主流拓扑

历史上，时钟恢复是使用基于谐振滤波器的结构来实现的，要么使用离散无源元件，要么使用表面声波（SAW）器件等谐振元件。但在片上系统时代，由于对小系统外形尺寸和最小材料清单的要求，强烈不建议使用这种片外元件。在长途市场，光纤通信率先取得突破，锁相环（PLL）拓扑因其能够以最少的外部元件（通常仅一个环路滤波器电容）进行单片集成，成为了主流解决方案。

2.2 PLL 基本结构与原理

PLL 目前仍然主导着时钟恢复领域，是最广为人知的拓扑。我们以具有周期性输入信号的 PLL 为例来解释一些概念。PLL 的三个主要构建模块是鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）。鉴相器比较输入信号和 VCO 输出的生成信号之间的相位误差，该相位误差在低通环路滤波器中积分，得到的控制信号调节 VCO 频率，进而减小相位误差。

周期性输入信号 f(t) 可