VCS 多lib 编译， verilog 重命名分开编译

原创 于 2025-05-07 22:08:46 发布 · 315 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#c++

一个大的SOC 系统中经常遇到3方IP 重命名的情况， 有时候改名也不太现实， 所以需要分开编译
j脚本如下

define="ASIC_VERSION  TSMCN12NM "
top_filelist=/xxx/xxxx/xxxx/xxxx/top.f
x1_sys_filelist=/xxx/xxxx/xxxx/xxxx/x1_sys.f
x2_sys_filelist=/xxx/xxxx/xxxx/xxxx/x2_sys.f
x3_sys_filelist=/xxx/xxxx/xxxx/xxxx/x3_sys.f
vlog_log=./com.log
#synopsys_sim.setup 配置
echo
最低0.47元/天 解锁文章
马車
关注
【芯片设计- RTL 编译与仿真 1.1 -- vcs 及 verdi 使用介绍】
CodingCos的博客
05-11 5131
verdiverdi [ 选项 ] [ 文件 ]-f [文件名]： 在某文件中索引工程包含的文件路径；-top [名称]： 工程名称，后接的是tb文件的 Module 名字；-nologo： 无欢迎界面；-ssf [文件名].fsdb： 指定已有的波形文件。
【EDA Tools】VCS & Verdi 联合仿真总结
记录学习历程
01-08 5173
这篇文章只介绍，VCS 和 Verdi 最基本的操作，更多高阶的操作可以查看其官方手册，也可以在平时的练习中不断加强对软件操作的熟练度，工具学起来还是比较容易的，难的是如何对设计进行快速的仿真并找出其中的 bug，这需要在未来长期学习训练与总结。如果使用终端手敲命令的方法进行 VCS 和 Verdi 的仿真，会显得过于麻烦，不仅费时间而且容易出错，因此可以通过 makefile 脚本的形式对整个过程的命令自动化，在对不同的文件进行仿真时，只需要修改部分内容即可重复使用，非常便捷。编译是仿真设计的第一步。
[验证百花筒] 聊聊vcs的分块编译（partition compile）
sunstat的博客
03-22 3595
聊聊vcs的分块编译（partition compile）
VCS的增量和分离编译
yunduor909的博客
08-25 2826
vcs的增量和分离编译
【VCS】VCS的libmap使用方法
千村雪的博客
01-17 3320
本文介绍VCS的libmap特性使用场景、方法。可用于解决重名module编译问题，以及用于仿真加速。
IC学习笔记20——VCS的使用（二）VCS仿真基础知识
qq_32100199的博客
08-14 1万+
VCS全程是 Verilog Compiled Simulator，其中包含PLI接口，可以调用C和C++一些程序。支持行为级描述、RTL（寄存器传输级）和Gate-level（门级：是RTL经过综合后得到的，与具体工艺库相关）。
vcs -libmap
u012678323的专栏
05-05 4263
(4) 如果两个top都不指定: vcs会将每个module都视为top, 而lib_cfg也不生效(其实也相当于没指定-top lib_cfg), 结果与第(2)点相同: 无法精细指定.可以看到，使用三步法的时候，编译需要用synopsys_sim.setup来声明库文件，否则在elaboration的时候看不到LIB_G0和LIB_G1。这样vcs编译器会使用libmap文件中的指向来存放编译输出结果，生成额外的lib_g0库和lib_g1库。也就是各自采用各自的库，这就需要libmap来实现。
VCS编译时如何加载shared library(.so)库
hungtaowu的博客
11-11 2302
vcs加载shared library
vcs编译时如何吃一个重定义文件，该文件在filelist中已定义
最新发布
10-16
嗯，用户的问题是关于VCS编译时如何处理filelist中已定义的重复文件。用户提供的站内引用内容提到了解决模块名重复冲突的方法，特别是通过Liblist和libmap文件来管理不同库中的模块。 用户可能正在处理一个复杂的...
vcs报错，token glbl
10-01
4. **多语言混合设计问题**：如果设计中同时包含Verilog和VHDL文件，库映射错误可能导致VCS无法正确解析“glbl”模块的引用。 解决方法需要针对这些原因： - **检查glbl模块的来源和路径**：确认“glbl.v”或...
【VCS】（1）VCS仿真基础
Tranquil_ovo的博客
07-20 1万+
VCS基础
常用加速vcs编译的方法
qq_65944532的博客
11-28 3505
当进行大规模设计的编译与验证时，vcs编译时往往需要大量的时间。为了解决这种问题，本文介绍几种常见的加速vcs仿真的方法，能够有效减少编译时间和资源消耗。
VS添加lib以及对编译过程的总结
Angel69Devil的博客
08-11 3960
本来是想在VS2013添加一个lib的。由此认识到对编译的原理认识不清楚，所以记录一下 先说在vs中添加lib库的方法： 通过设置工程来添加lib库： 1.添加一个项目，右键属性，改变 配置属性----常规 中的配置类型为静态库或者动态库，然后可以改变输出目录(指定一下库目录)，此步骤就设置成了一个lib库 2.在项目中使用，也需要设置属性，因为要保证找到头文件和库文件，所以在 配
vc中使用lib方法
小兵的专栏
07-30 1万+
vc6.0 中使用lib文件 使用库的方法如下：1. 包含库的头文件在应用程序工程中使用#include "file path"file path可以为绝对路径，也可以为相对于工程所在目录的相对路径如果头文件比较多，可以在project>settings>c/c++>preprocessor的Additional include directories中填入你的头文件所在目录2. 导入li
VCS：三步法的仿真流程
前进，才知道自己的渺小
11-09 5026
使用三步流程仿真设计涉及三个基本步骤： 分析(Analysis) 展开(Elaboration) 仿真(Simulation) VCS使用这三个步骤编译任何设计，无论所使用源代码的是HDL、HVL或其他支持的技术。
[转载]VCS编译选项
布拉奇的博客
02-06 2952
vcs
【VCS编译】-v 不能随便加
qq_33473931的博客
06-27 2468
在vcs文档中，-v选项的描述：-v是将该文件设置为lib文件，我们design 文件中例化的module从lib中搜索。但是lib文件中的module中不能有例化其他文件的module，不然不能作为lib文件。那么-v文件有什么作用呢？它的初衷是为了统一标准库module。比如一个乘法器叫mul，另外一个也叫mul，那么就会冲突，这个时候我们把一个mul的.v作为lib，那么我们design文件调用例化的时候就会从lib中调用。
#VCS# VCS动态加载DPI shared lib (.so)方法
那么菜的博客
03-23 4013
VCS动态加载DPI shared lib，在vcs compile之后，调用GCC执行C的编译，产生so文件。 在vcs run的时候，手动加载so。包括以下2种种命令都行： 　　1) -sv_liblist，指定一个so的list文件bootstrap file，其中的so不需要加后缀名。 　　2) -sv_lib，加lib名，不需要加后缀。 注意：-sv_root是指定DPI shared lib的根目录，可以识别环境变量$ENV,就很有用了。 例子： 以上先设置: -sv_root
VCS/irun/verdi编译命令/vhdl&verilog混合编译/.so联合编译/sv_lib/sv_liblist/sv_root
热门推荐
cy413026的博客
01-30 2万+
目录 1.VCS的编译解析 1.1一步编译法 1.2 三步编译法 1.3 VCS动态加载DPI shared lib (.so) 2.irun编译命令 3.verdi也可以编译 1.VCS的编译解析 1.1一步编译法 这种适合都是verilog的工程 下面是一个可以使用的vcs makefile用于编译 VCS 编译仿真方法总结 VCS编译命令 摘自：SYNOPSYS...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值