芯动力——硬件加速设计方法 学习笔记 序

最新推荐文章于 2024-01-15 21:32:33 发布
最新推荐文章于 2024-01-15 21:32:33 发布
阅读量609 收藏 5
点赞数 2
分类专栏： # 硬件设计课程 文章标签： 芯片 asic 硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/hp741852/article/details/117168170
版权
这篇博客记录了作者学习《芯动力——硬件加速设计方法》课程的心得，介绍了半导体产业概述，包括产业链的Foundry、Fabless、EDA等环节，并概述了数字前端设计流程，如功能验证和逻辑综合。课程目标是通过PYNQ Z2开发板实现SoftMax硬件设计，旨在提供给非微电子专业学生一个专业视角理解芯片设计。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

这个系列的文章都是我学习《芯动力——硬件加速设计方法》课程做的笔记。这个MOOC是在中国大学MOOC上开放的，这个课程的最终目的是想让我们通过PYNQ Z2的开发板上复现一个SoftMax函数的硬件实现。但是我认为这门课程更多的是为像我这样的还没有流片经验的非微电子专业学生提供一个相对专业的视角去看待芯片设计，而不是仅仅局限于功能实现，毕竟在工作中，对于设计者来说，功能实现仅仅是一个起点。

文章目录

半导体产业概述

这一节内容相当于是一个引入和简介，所以插入的图片要多一些。

产业链

主要分为以下6大类：

image-20200330170251019

  1. Foundry

    image-20200330174918196

  2. Fabless

image-20200330175030939

  1. EDA

主要是三大厂商 Caden

最低0.47元/天 解锁文章
芯动力——硬件加速设计方法 学习笔记 9.静态时序分析3
hp的博客
09-05 1395
静态时序分析 慢时钟到快时钟的时序检查 为了简单起见，我们首先从同步时钟开始分析。即快慢时钟都是同一时钟分频得来的。 上图就是一个包含快慢时钟的传输路径，UFF0使用CLKM，是CLKP的四分频，所以是一个慢时钟域到快时钟域的传输路径。 静态时序分析工具的分析步骤是首先来分析这两个时钟的公共周期，对于上图的这两个时钟，公共周期是20ns。 那么，我们要检查建立时间时候最为严苛的路径就是从CLKM的0时刻到CLKP的第一个周期，即5ns的时刻。 这是这个路径的建立时间检查报告，前面我们都分析过报告中的
芯动力——硬件加速设计方法 学习笔记 2.高质量的Verilog描述方法
hp的博客
05-22 639
文章目录前言高质量的Verilog描述方法Verilog可综合电路的常用写法RTL代码中的延时和面积延时面积功耗总结 前言 这门课程的定位偏向于对于Verilog语法有一定了解的同学（不了解的花两天应该也能了解了 ╮(╯▽╰)╭ ），所以对于语言介绍的都是coding syele相关的，不会细抠具体语法。 高质量的Verilog描述方法 Verilog可综合电路的常用写法 If-else相关 单if语句（即if…else if…的结构）会被综合为无优先级的电路，在多条件判断时尽量使用这种结构。
所有PPT芯动力-硬件加速设计方法.rar
04-17
所有PPT芯动力-硬件加速设计方法
课程推荐|芯动力-硬件加速设计方法
weixin_42905573的博客
08-21 1268
本文主要推介西南交通大学邸志雄老师的开放课程。“芯动力-硬件加速设计方法”MOOC课程第三轮将于9月1日开课！“芯动力——硬件加速设计方法”是目前MOOC课程中少有的几门讲授工业界主流A...
芯动力——硬件加速设计方法
yazhouren的专栏
04-12 648
芯动力——硬件加速设计方法 分享 第4次开课 开课时间： 2021年02月26日 ~ 2021年07月15日 进行至第7周，共20周 学时安排： 4 已有 1368 人参加 立即参加 课程详情 课程评价(49) 本课程第三轮课程即将于2月26日开始，欢迎同学们通过本门课程理解并掌握数字芯片或者FPGA前端设计基础知识，最终希望能够在PYNQ Z2复现2018年全国大学生集成电路创新创业一等奖作品“基于Xilinx PYNQ FPGA的Softmax函数硬件加速设计”。 欢迎关注
芯动力——硬件加速设计方法学习笔记（第三章）时钟、时钟切换电路、同步/异步电路、亚稳态、异步复位同步释放
qq_42135020的博客
11-13 1613
芯动力第三章学习笔记
芯动力-硬件加速设计方法笔记
最新发布
weixin_46347213的博客
01-15 1749
Foundry指晶圆厂，负责制造晶圆，是整个微电子行业的基础。只没有制造业务，只专注于设计的厂商EDA自动化软件生产厂商，为芯片设计提供软件支持，像国内最大的EDA公司华大九天Design House是IC行业专用的行话，最开始被用于专指半导体芯片研发中心，所以如果不特别强调那就指的是Fabless Design HouseIP供应商主要设计IP，为其他公司提供IP授权，如ARM。
芯动力——硬件加速设计方法 学习笔记 6.逻辑综合2
hp的博客
09-05 557
施加约束 时序约束 施加时序约束主要是为了保证电路中每一条时序路径都能够处于约束下。在约束后查看电路的setup time和hold time是否满足要求，如果不满足，那么就需要返回代码检查修改或是添加修改新的约束。 DC中我们能够施加的时序约束一般有以下几种： 指定时钟： create_clock period 20 [get_ports CLK] 设置don’t touch属性：set_dont_touch_network [get_clocks Clk]加上这一句主要是为了DC在综合时不对CLK信号进
芯动力——硬件加速设计方法 学习笔记 5.逻辑综合1
hp的博客
09-05 468
逻辑综合 为什么要进行逻辑综合 ？ 我们在设计时是将spec和逻辑转换成verilog代码描述电路，在芯片制作时，需要将代码再转换成更加低级的门级电路，供代工厂使用。逻辑综合的主要目的是：决定电路的门级结构、寻求时序与面积的平衡、需求功耗与时序的平衡、增强电路的测试性。 逻辑综合的基本原理 逻辑综合的三个阶段分别是转译，优化和映射。 转译是指将HDL代码翻译为GTECH电路，这个数据库的电路是完全独立于晶圆厂工艺库的，是一个一般性的数据库文件。 优化就是指我们在逻辑综合阶段通过施加约束来对电路的时序、面积
芯动力——硬件加速设计方法——学习笔记（1）
I_LOVE_MCU的博客
09-19 868
先加后选替换成先选后加，将加法器替换为选择器，节省了面积，但是控制通道的延迟增加。可是真正分析代码以后才明白，中间的选择器是为了保持之前的功能，很有必要。晶圆厂，无晶圆设计公司，EDA，设计服务，IP供应商，集成设计与制造。首先向邸志雄老师致谢，他的课讲得很好，本文只是他课程的学习笔记。适用于计数器的场景，等于运算符消耗的资源小于比较运算符。上面的图，初看可能感觉中间的选择器是多余的。使能信号只是使输出不再变化，时钟还是在变的。把延迟大的分支拿出来，放在靠近出口的位置。吧的信号来得晚，所以放在靠后的位置。
芯动力——硬件加速设计方法学习笔记（第三章）电平/边沿检测/脉冲同步器
qq_42135020的博客
11-14 3122
三种同步器
芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（2）（考虑面积、功耗、时延等）
qq_42135020的博客
11-12 954
芯动力第二章学习笔记
芯动力——硬件加速设计方法学习笔记（第五章）静态时序分析
qq_42135020的博客
11-18 1623
静态时序分析定义、流程、多种情况下的分析 建立时间和保持时间的检查
芯动力——硬件加速设计方法学习笔记（第四章）逻辑综合 DC工具
qq_42135020的博客
11-16 1934
逻辑综合的流程、TCL语言的使用
#芯动力——硬件加速设计方法# 第一章 概述
Jhon_ranble的博客
09-30 1017
第一章 概述一、随堂测验1、请问下列工具中哪些工具不支持RTL级代码仿真？2、请问数字芯片设计中“逻辑综合阶段”主要作用是？3、请问目前可以完成布局布线的EDA工具主要包括哪些？4、请问相比静态时序分析，动态仿真的主要缺点是什么？5、请问逻辑综合重点关注的指标是？二、测试作业1、将RTL代码转为网表是哪个阶段？2、布局布线阶段需要输入的设计文件是代码还是网表？3、功能验证阶段通常有哪些EDA工具？4、Synopsys、Cadence两家的仿真验证工具、逻辑综合工具、形式验证工具、布局布线工具分别是什么？三、
硬件的加速设计方法
weixin_41287916的博客
03-14 294
1、always，if-else，case assign 可以被综合，其他的都不可以被综合。 使用完整的if else case设置default；三个条件如果不互斥 ，则会存在优先级，用parallel_case来解决 A 把延迟大的放在后面。单是需要兼顾前面的条件，在判断延迟大的条件的同时综合判断其他的。 ...
芯动力——硬件加速设计方法学习笔记（第二章）高质量VerilogHDL描述方法（1）（常见语法对应硬件结构）
qq_42135020的博客
11-12 1222
芯动力第二章学习笔记
芯动力——硬件加速设计方法学习笔记（第一章）概述
qq_42135020的博客
11-11 2472
芯动力课程学习笔记
FPGA进阶学习总结（一）
weixin_42750542的博客
01-17 1619
芯片设计产业链 1、晶圆厂foundry 专门从事半导体晶圆制造生产，接受其他无晶圆厂设计公司委托，制造芯片，是整个微电子行业的基础。如TSMC（台积电）、global foundry、UMC、中芯等。 2、无晶圆设计公司fabless Fabrication less的组合 是指没有制造业务，只专注于芯片设计的公司，如博通、高通、英伟达、AMD、华为海思、紫光等。 3、EDA软件公司 自动化软件生产厂商，为集成电路设计提供软件支持。大部分被EDA三大巨头垄断，国内的厂商为华大九天。 4、设计服务公司de
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值