计算机组成原理课程设计—硬连线、流水by SixInNight

请 尊重作者，勿 转载，谢谢 ~

简介

编者使用 Quartus II 9.0 进行编程，使用 VHDL语言 ，主要实验有两个，分别是基于芯片 MAX7000S: EPM7128SLC84-15的硬布线和流水硬连线。

流程图

1. 硬连线 ：
2. 流水硬连线 ：
3. 模型机流程图 ：

引脚配置

如图：

添加的功能

1. 在原指令基础上要求扩指至少三条： 硬布线添加三条，流水添加四条

2. 修改PC指针功能（任意指针）

测试程序及检测结果

直接检测流水，相关如图：

代码（VHDL语言）

1.硬布线

  LIBRARY ieee;
  USE ieee.std_logic_1164.all;

  ENTITY Duang IS
  PORT (

 	SWB     : IN STD_LOGIC;
 	SWA     : IN STD_LOGIC;
 	SWC     : IN STD_LOGIC;
 	clr     : IN STD_LOGIC;
 	C       : IN STD_LOGIC;
 	Z       : IN STD_LOGIC;
 	IRH     : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
 	T3      : IN STD_LOGIC;
 	W1      : IN STD_LOGIC;
 	W2      : IN STD_LOGIC;
 	W3      : IN STD_LOGIC;
 	
 	SELCTL  : OUT STD_LOGIC;
 	ABUS    : OUT STD_LOGIC;
 	M       : OUT STD_LOGIC;
 	S       : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
 	SEL1    : OUT STD_LOGIC;
 	SEL0    : OUT STD_LOGIC;
 	SEL2    : OUT STD_LOGIC;
 	SEL3    : OUT STD_LOGIC;
 	DRW     : OUT STD_LOGIC;
 	SBUS    : OUT STD_LOGIC;
 	LIR     : OUT STD_LOGIC;
 	MBUS    : OUT STD_LOGIC;
 	MEMW    : OUT STD_LOGI