Xilinx设计元素缩写查询

最新推荐文章于 2024-04-09 16:47:57 发布

highball

最新推荐文章于 2024-04-09 16:47:57 发布

阅读量3.7k

点赞数

文章标签： asynchronous 文档 io

本文链接：https://blog.youkuaiyun.com/highball/article/details/6047131

版权

这篇博客解析了Xilinx ISE综合报告中出现的设计单元缩写，如LUT2、FDCE等，介绍了它们在FPGA内部的含义，并提供了Xilinx官方详细文档链接以供进一步查阅。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在Xilinx ISE对设计进行综合后，我们经常看到这样的综合报告：

Cell Usage :

# BELS : 2417

# GND : 6

# INV : 11

# LUT1 : 24

# LUT2 : 158

# LUT3 : 112

# LUT4 : 684

# LUT5 : 124

# LUT6 : 746

# MUXCY : 362

# MUXF7 : 2

# VCC : 6

# XORCY : 182

# FlipFlops/Latches : 831

# FD : 52

# FDC : 23

# FDCE : 715

# FDE : 36

# FDP : 3

# FDPE : 2

# RAMS : 1

# RAMB18SDP : 1

# Shift Registers : 2

# SRLC16E : 2

# Clock Buffers : 2

# BUFGP : 2

# IO Buffers : 27

# IBUF : 13

# IOBUF : 8

# OBUF : 6

报告中的缩写如此之多，让人感到一头雾水，其实这些是Xilinx对其FPGA内部一些设计单元的缩写，而且这些缩写遵循了一定命名规则。比如，LUT2是2输入1输出的查找表，FDCE是带有清零信号和使能信号的D触发器(D Flip-Flop with Clock Enable and Asynchronous Clear )。对于这些缩写，Xilinx给出了一个完整详尽的文档供设计人员参考。下面是这份文档的链接

http://www.xilinx.com/itp/xilinx5/data/docs/lib/lib0050_34.html