RISC CPU处理器五级流水线 IF ID EX MEM WB 的编写@计算机组成原理
大二做的一个计算机组成原理课程设计，用verilog实现一个五级流水线的CPU。 主要实现了加减、比较、左移右移、条件跳转等的精简指令集。`timescale 1ns / 1ps`define idle 1'b0`define exec 1'b1//Data Transfer & Arithmetic`define NOP 5'b00000`define HALT 5'b00001`de
原创
2016-10-18 16:21:59 ·
11733 阅读 ·
1 评论
关注
分享
扫一扫