浮华若水

S3C2440有两个PLL（phase locked loop）一个是MPLL，一个是UPLL。MPLL用于CPU及其他外围器件，UPLL用于USB。用于产生FCLK， HCLK， PCLK三种频率，这三种频率分别有不同的用途： FCLK是CPU提供的时钟信号。 HCLK是为AHB总线提供的时钟信号， Advanced High-performance Bus，主要用于高速外设，比如内

以GPFUP为例，上拉使能的作用如上，但是这里的上拉电阻指的是芯片内部寄存器的上拉电阻，并不是与外部设备上所接的上拉电阻（如key上的上拉电阻）。这里使能上拉电阻的作用为：“端口的驱动能力，比如你这个端口需要5V的电压才能正常工作，而传过来的电压没到5V，上拉电阻可以将小于5V的这个电压拉上去，从而达到要求。”；“2440的逻辑电平是3.3V,所以驱动不了一些CMOS电路的芯片。加

while(1){U8 idx;Uart_Printf("\nPlease select function : \n");for(i=0; CmdTip[i].fun!=0; i++)Uart_Printf("%d : %s\n", i, CmdTip[i].tip);idx = Uart_GetIntNum_GJ() ;if

void Uart_Init(int pclk,int baud){    int i;if(pclk == 0)     因为Main.c中定义了GLOBAL_CLK=1,所以PCLK在option.h中定义     在Main.c中的设置，FCLK:HCLK:PCLK=1:4:8，所以PCLK=3200MHz         pclk = PCLK;在UART模块中

void MMU_Init(MMU_Table table[]){ //========================== IMPORTANT NOTE ========================= //The current stack and code area can't be re-mapped in this routine. //If you want memo