hepiaopiao_wemedia的博客

一、门电路二、组合逻辑电路三、触发器四、时序逻辑电路

一、有限状态机有限状态机由状态寄存器、次态逻辑和输出逻辑组成。有限状态机的结构图：

一、顺序描述语言二、并行描述语言三、时钟信号描述方法

1、RTL中有并行语句和顺序语句：并行语句包括：信号赋值语句、进程语句、原件例化语句顺序语句包括：if语句、case语句、loop语句、null语句等2、VHDL的基本结构：library ieee;use iee.std_logic_1164.all; #库说明entity dff1 is port(clk,d:in std_logic; q:out std_logic);end dff1;