【AXI4 verilog】手把手带你撸AXI代码（四、AXI4接口的RAM设计）

说明：
1、本代码为原创设计，仅供学习使用。
2、从这篇开始，这个专栏将正式进入到RTL设计阶段。
3、这篇文章过后还会有 AXI-lite，Xilinx AXI主机等代码的分析，供大家学习参考。

一、功能说明

该设计为一个AXI4接口的双口SRAM，支持读写最大outstanding数为30。
数据位宽为32bit，RAM深度为256。（可按需修改）
支持burst方式为INCR
burst长度支持1~16
读写设计分离，不会产生访问阻塞。

二、测试结果

如上图所示，tb中先后向AXIRAM中写入了16笔outstanding，burst长度按顺序为1~16。数据均为random随机数。
随后，发出16笔读outstanding，将写入的数据读出。
以下是自动比对数据正确性的仿真log。