【AXI4 verilog】手把手带你撸AXI代码 （番外、AXI地址卷回wrap计算方法）

已于 2022-08-31 23:37:31 修改
阅读量3.9k 收藏 29
点赞数 1
CC 4.0 BY-SA版权
分类专栏： AXI实战刨析 文章标签： axi
于 2022-05-14 23:45:44 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/helloworld573/article/details/124629091
本文通过实例详细解释了AXI协议中地址卷回Wrap计算的方法，涉及4B突发在不同次数下的地址转换，如从0x3C开始的4次和8次wrap突发。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

地址上界与地址下界

val = (数据宽度B*突发长度)
地址下界 = 取整(起始地址/val) * val 
地址上界 = 地址下界 + val

注:wrap突发不能接触地址上界，遇到地址上界，就要返回到地址下界

例如一次4B的4次wrap突发，起始地址为0x3C(60D)

val
了解本专栏 订阅专栏 解锁全文 超级会员免费看
【AXI4 verilog】手把手带你撸AXI代码 (一、AXI4协议解析)
helloworld573的博客
08-18 5772
这篇文章，将从使用的角度带您通俗的理解AXI4协议。
【AXI4 verilog】手把手带你撸AXI代码（三、同步fifo设计）
helloworld573的博客
08-30 2466
为了支持AXI的outstanding特性，在设计从机时，需要使用fifo来缓存各通道的指令和数据。次FIFO特性如下：同步fifo，宽度32，深度31，带有空满指示信号，空时禁止读取。满时禁止写入。否则会造成内部指针错误。预读取：读数据时钟裸漏，当读使能有效时。当前数据消失，下一笔数据裸露，如此直到数据取走为止。...............
AXI的burstType(Fixed/Inc/Wrap)/narrow/及地址计算
cy413026的博客
01-24 7862
AXI总线中，读写地址通道AR/AW的AxBURST[1:0]信号用于定义该transaction的burst type。Burst Type2’b00FIXED2’b01INCR2’b10WRAP2’b11Reserved在这里需要突出说明的是Burst Type只和当前Burst有关，Burst之间不会互相影响。
深入理解AXI4总线burst type | wrap burst地址如何计算？
u011327466的博客
07-19 5769
详解axi burst type
【AXI4 verilog】手把手带你撸AXI代码（四、AXI4接口的RAM设计）
helloworld573的博客
09-17 6860
说明：1、本代码为原创设计，仅供学习使用。2、从这篇开始，这个专栏将正式进入到RTL设计阶段。3、这篇文章过后还会有 AXI-lite，Xilinx AXI主机等代码的分析，供大家学习参考。
AXI总线的Burst Type以及地址计算 | WRAP到底是怎么一回事？
热门推荐
qiuzhongyu123的博客
07-24 2万+
AXI总线的transaction是burst-based的，因此有必要好好研究一下不同burst type的工作原理。此处略过burst的定义以及burst size、burst length等信号的介绍。
【蛋糕店老板手把手教你系列——AXI：从入门到进阶（不断更新）】第二讲:AXI4-Full源代码分析
蛋糕店老板的博客
04-09 1093
我是 蛋糕店老板，一名国科大数字IC在读研究生，研究兴趣是类脑神经网络芯片设计。 关注公众号，拉你进“IC设计交流群”。 【蛋糕店老板 致力于写原创文章，希望将有深度、有帮助的干货文章带给大家~】 文章目录2、AXI-Full源代码关键信号分析2.1AXI-Full-Slave2.2.1 Slave地址逻辑——AXI究竟如何寻址？2.2.1 Slave数据逻辑——AXI究竟如何写\读数据？2.2AXI-Full-Master 2、AXI-Full源代码关键信号分析 2.1AXI-Full-Slave 2.
【AXI4 verilog】手把手带你撸AXI代码（二、AXI仿真激励编写）
helloworld573的博客
08-31 4042
本文编写了一种适用于AXI4 从机的仿真tb，主要支持的功能如下：1：支持对AXI基本数据通路的激励。2：对于用户来说，只需要调用task 即可发出outstanding指令，指定size，len，addr等信息。对于写来说，环境会自动发送足够长度的随机数据，并伴随正确的wvalid。3：在指令和数据发送时，环境支持被从机反压。此时环境的valid和指令(或数据)都会按协议保持当前状态。直到从机ready为止。......
基于AXI4总线协议的读写控制verilog代码
03-19
总之，基于AXI4总线协议的读写控制Verilog代码是FPGA设计中的核心部分，它涉及到系统级通信和数据交换的高效管理。理解并掌握这种设计能够帮助开发者提升其在嵌入式系统和SoC设计中的专业技能。通过实际的代码实现，...
AXI总线代码详细整理(一)
weixin_47113615的博客
09-11 4775
AXI协议和master代码学习笔记
AXI4协议测试代码
09-05
ARM官方提供的AXI4总线测试程序，可以直接在TLM中使用。包含说明文档和源程序
ZYNQ AXI总线PL/PS间通信的例程代码
11-02
ZYNQ AXI总线PL/PS间通信的例程代码，需要的可以下载来看看
AXI4-master源码分析
06-08
AXI4-master源码分析 AXI4-master源码分析 AXI4-master源码分析
编写AXI4-Lite协议读写BRAM并仿真验证
徐大康的博客
08-03 5262
前面已经详细介绍了AXI4和AXI4-Lite协议，光说不练假把式，要用起来才能知道理解对不对，今天就用AXI4-Lite协议来读写BRAM，看一下协议的读写过程与时序关系。 一. 建立工程 使用Vivado 2018.3，Create Project -> 一路next -> 选择芯片型号xc7z020clg484-2 -> next -> finish，等待工程创建完成。 二. 创建块设计 Flow/Flow Navigator -> Create Block Desi
【AXI】突发类型地址计算
最新发布
qq_54177358的博客
10-08 442
对于burst type 值为2'b10时， 为wrap模式， 这时对于一笔burst中的每个transfer对应的地址有上限和下限的限制，在这个限制范围之内，每个transfer对应的地址也是递增的关系，这种burst type多用于cache line 访问(如MCU), 但是需要注意的是。address_n: 一笔burst中的第n个transfer对应的地址，对于第一个transfer，对应的地址为address_1，对于第n个transfer，对应的地址为address_n。
AXI_lite代码简解-查看源码
OpenFPGA的博客
10-10 548
查看源码1、要看到AXI-Lite的源码，我们先要自定义一个AXI-Lite的IP，新建工程之后，选择，菜单栏->Tools->Creat and Package IP：图4‑...
AXI--Burst Addressing
Alaka89的博客
06-19 998
Burst Type ARBURST [1:0] Burst Type b00 Fixed b01 Incr b10 Wrap b11 Reserved Fixed: 对于burst中的每次transfer，地址相同。 Incr： 对于burst中的每次transfer， 地址递增，增量取决于transfer的size。 Wrap： 类似于Incr，但当地址触及wr...
Axi：名词解释、乱序、间插、卷绕、窄带访问、非对齐访问、OST
qq_28284627的博客
10-18 1万+
卷绕模式为burst=2的情况，包括awburst、arburst，每次进行猝发激励时会计算一个上边界地址和下边界地址（根据start_addr、number_byte、burst_len），每次猝发看地址在[下边界地址，上边界地址)之间，如果猝发地址等于上边界地址则会卷绕会下边界地址，以此类推，上下边界地址计算公式如下： 下边界地址：wrapaddr=(int(addr/(number_byte*burst_len))) *(number_byte*burst_len) 上边界地址：wrapaddr+(
AXI WRAP 地址边界的理解
yugege97的博客
08-29 630
例如起始地址3E88，size=8byte，len=4，地址下界是(0x3E88/(8*4))*(8*4)=0X3E80，地址上界是0x3E80+0x20=0x3EA0,所以每一笔的地址就是3E88,3E8C,3E88,3E8c,3E90,3E94,3E98,3E9c,例如size=64bit，addr[2:0] = 0，size=32bit，addr[1:0]=0,size=16bit，size[0]=0。最近在验证AXI4的读写测试，遇到了wrap 操作下地址超出边界的情况，学习了一点。
Xilinx AXI-4协议Verilog代码详解
资源摘要信息: "Xilinx AXI-4verilog" 1. Xilinx介绍 Xilinx是全球领先的可编程逻辑完整解决方案供应商，其产品广泛应用于高性能计算、存储、无线通信以及云计算等领域。Xilinx的可编程逻辑产品包括FPGA（现场可...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

搞IC的那些年

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值