含异步复位端的D触发器

含异步复位端的D触发器

一，实验目的
进行含异步复位端的D触发器实验
二，实验内容
对异步复位端的D触发器进行仿真实验
三，实验代码
module flipflop(D,Clock,Q1,Q2);
input D,Clock;
output reg Q1,Q2;

always @(posedge Clock)
begin
Q1<=D;
Q2<=Q1;
end

endmodule

module Comp_4_str(
output A_gt_B,A_lt_B,A_eq_B,
input A3,A2,A1,A0,B3,B2,B1,B0);

wire w1,w0;
Comp_2_str M1(A_gt_B_M1,A_lt_B_M1,A_eq_B_M1,A3,A2,B3,B2);
Comp_2_str M0(A_gt_B_M0,A_lt_B_M0,A_eq_B_M0,A1,A0,B1,B0);
or (A_gt_B,A_gt_B_M1,w1);
and (w1,A_eq_B_M1,A_gt_B_M0);
and (A_eq_B,A_eq_B_M1,A_eq_B_M0);
or (A_lt_B,A_lt_B_M1,w0);
and (w0,A_eq_B_M1,A_lt_B_M0);
endmodule
四，实验截图