modelism的工程仿真

最新推荐文章于 2024-09-29 16:10:28 发布

合衬！

最新推荐文章于 2024-09-29 16:10:28 发布

阅读量183

点赞数

本文链接：https://blog.youkuaiyun.com/hechengaa/article/details/117564237

版权

本次实验旨在通过Quartus和Modelsim进行Verilog代码的原理仿真。实验中，创建了一个FullAdder模块，实现了三位二进制全加器的功能。使用Modelsim进行工程仿真流程，逐步输入不同的二进制组合，验证了全加器的正确性。实验代码包括FullAdder模块和测试模块，最后通过$stop指令结束仿真。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、实验目的
Quartus || 原理仿真
二、实验内容
Modelsim的工程仿真流程
三、实验代码
module fulladd(sum,c_cut,a,b,c_in);
output sum,c_cut;
input a,b,c_in;

wire s1,c1,c2;

xor (s1,a,b);
and (c1,a,b);
xor (sum,s1,c_in);
and (c2,s1,c_in);
or (c_out,c2,c1);

endmodule
module test;
wire sum,c_out;
reg a,b,c_in;
fulladd fadd(sum,c_out,a,b,c_in);

initial
begin
a=0;b=0;c_in=0;
#10 a=0;b=0;c_in=1;
#10 a=0;b=1;c_in=1;
#10 a=0;b=1;c_in=1;
#10 a=1;b=0;c_in=0;
#10 a=1;b=0;c_in=1;
#10 a=1;b=1;c_in=0;
#10 a=1;b=1;c_in=1;
#10 $stop;
end
endmodule
四、实验工具
电脑、Quartus||、Modelism
五、实验截图
在这里插入图片描述

实验视频

[video(video-XeABZLa0-1622793887193)(type-tencent)(url-https://v.qq.com/txp/iframe/player.html?vid=r32500utlfz)(image-http://puui.qpic.cn/vpic/0/r32500utlfz.png/0)(title-fulladd

)]