Cortex-M0(+)内核的处理器架构简介

最新推荐文章于 2025-05-14 21:28:50 发布
最新推荐文章于 2025-05-14 21:28:50 发布
阅读量4.4k 收藏 9
点赞数
文章标签： 嵌入式 javascript 系统架构 ViewUI
本文介绍了Cortex-M0(+)内核的处理器架构，包括基于AHB_Lite和APB的系统总线结构，以及Cortex-M0+与Cortex-M0的相似性。文章详细阐述了Cortex-M0+的内存映射，分为代码、SRAM、外设、RAM、设备、内部私有总线和保留区域等7个部分，并以STM32L053为例展示了具体的映射布局。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

系统架构

Cortex-M0处理器具有32位系统总线接口，以及32位地址线，即有4GB的地址空间。

Cortex-M0系统结构
系统总线基于AHB_Lite高级高性能总线协议。外设总线基于APB高级外设总线协议，通过一个转换桥连接到AHB上。这只是Cortex-M0内核的大概模式，Cortex-M0+的存储器系统与Cortex-M0基本相同。但是厂商根据需要会进行调整。
以下的是基于cortex-M0+内核的stm32L053的内部架构图。
stm32L053的内部架构图
可以看到GPIO口挂在了内核上，由BusMartix负责AHB，DMA，SRAM，MIF之间的数据交换
主总线和外设总线是分离的，所以很多情况下时钟频率也不同。我们可以使外设运行在较低的频率上，或者关闭不用的外设时钟，这样可以降低功耗。

存储器映射

Cortex-M0(+)处理器的4G存储空间从架构上被分为多个区域。总的被分成8个大部分，每个部分512M。
Cortex-M0处理器架构定义的存储器映射
虽然映射已经被架构预先定义，但是实际分配却是很灵活的。
1.代码区域 (0x0000 0000~0x1FFF FFFF) 512M，主要用于存储代码
2.SRAM区域 (0x2000 0000~0x3FFF FFFF) 512M，主要用于数据存储
3.外设区域 (0x4000 0000~0x5FFF FFFF) 512M，主要用于外设及数据

最低0.47元/天 解锁文章

200万优质内容无限畅学
mydearplease
关注
NXP Kinetis L系列：3.处理器介绍：ARM Cortex-M0+和M4核心
chenlz2007的博客
10-27 1175
ARM Cortex-M0+ 是 ARM 公司设计的一款低功耗、高性能的微控制器核心，主要应用于对功耗和成本有严格要求的嵌入式系统。Cortex-M0+ 核心是 ARMv6-M 架构的扩展，旨在提供比其前身 Cortex-M0 更高的能效和更低的功耗。ARM Cortex-M4 是 ARM 公司设计的一款高性能的微控制器核心，主要应用于对性能和计算能力有较高要求的嵌入单片机系统。
Microchip 系列：SAM R 系列 (基于 ARM Cortex-M0+)_（2）.ARM Cortex-M0+架构介绍
2401_87715305的博客
01-28 771
ARM Cortex-M0+是ARM公司推出的一种低功耗、高性能的嵌入式处理器架构，属于Cortex-M系列中的简化版本。它基于32位ARMv6-M架构，旨在为成本敏感和功耗敏感的嵌入式应用提供最佳的性能和能效。：通过优化的指令集和低功耗设计，Cortex-M0+在保持高性能的同时，功耗非常低。：Cortex-M0+处理器的尺寸非常小，适合嵌入式系统中的紧凑设计。：Cortex-M0+架构简单易懂，开发工具和资源丰富，适合初学者和经验丰富的开发者。
全网最详细的Cortex-M0的CPU结构基础知识
m0_73636161的博客
01-23 6587
全网最详细的Cortex-M0的CPU结构基础知识
Cortex-M0的内核架构
southernbrid的博客
05-26 5044
Cortex-M0支持多种类型的异常，包括硬件中断、软件中断（通过软件指令触发）、错误中断等。当中断事件发生时，处理器会立即停止当前执行的任务，并转而执行一个与该中断事件相关联的中断处理程序（Interrupt Service Routine，ISR）。异常可以是由于程序错误（例如除以零或无效的指令）引起的，也可以是由硬件事件（例如存储器错误或外设错误）引起的。这些是Cortex-M系列的一些常见产品线，每个产品线都具有不同的特性和适用范围，可以根据具体应用的需求选择适合的处理器内核。
一文搞懂CortexM芯片
最新发布
奋斗在路上的博客
05-14 781
一文搞懂CortexM芯片，记得关注本博客，有问题多多交流
Cortex-M0+内核介绍
2302_81038468的博客
04-24 910
作为ARM Cortex-M处理器系列的最新成员，32位Cortex-M0+处理器采用了低成本90纳米低功耗（LP）工艺，耗电量仅9μA/MHz，约为主流8位或16位处理器的1/3，却能提供更高的性能。这类低功耗和高性能的结合为仍在使用8位或16位架构的用户提供了一个转型开发32位器件的理想机会，从而在不牺牲功耗和面积的情况下，提高日常设备的智能化程度。ARM Cortex-M0+是2012年3月14日ARM公司发布的一款低功耗效率、能效最高的ARM处理器，可用于存在设计约束的嵌入式应用。
Cortex-M0体系结构
Sisyphus415的博客
02-09 2520
有关Cortex-M0系统模型、存储器映射以及异常中断的基本情况。
Cortex-M0存储器架构
qq_45763093的博客
12-19 838
Cortex-M0处理器具有32位系统总线接口***,以及32位地址线(4GB的地址空间)。系统总线基于AHB_ Lite 总线协议*(高级高性能总线),该协议定义在高级微控制器总线架构(Advanced Microcontroller Bus Architecture) ( AMBA)标准中。AMBA标准由ARM开发,并且广泛应用于半导体业。 AHB_Lite协议为存储器系统提供了高速高性能的访...
cortex-m0+用户手册
06-26
根据提供的文件信息，本文将对"Cortex-M0+用户手册"进行详细的知识点解析，主要围绕Cortex-M0+处理器的基础架构、特性及其应用展开。 ### Cortex-M0+概述 Cortex-M0+是ARM公司推出的一款入门级的32位微控制器内核...
Atmel批量付运基于Cortex-M0＋处理器的新型MCU.pdf
09-25
本文主要涉及三个关键知识点：基于Cortex-M0+处理器的微控制器、Atmel的SAM D20 MCU系列和CEVA-XC DSP授权许可。 首先，Cortex-M0+处理器是ARM公司设计的一种超低功耗的微处理器核心，常用于嵌入式系统，特别是微...
Microchip 系列：SAM D 系列 (基于 ARM Cortex-M0+)_2.ARM Cortex-M0+架构详解
2401_87715305的博客
01-24 705
ARM Cortex-M0+处理器支持多种低功耗模式，这些模式用于在不需要处理任务时降低功耗。睡眠模式（Sleep Mode）：处理器停止执行代码，但保持寄存器和外设状态。深度睡眠模式（Deep Sleep Mode）：处理器和外设停止工作，但保持寄存器状态。待机模式（Standby Mode）：处理器和外设完全停止工作，仅保持RAM状态。ARM Cortex-M0+处理器是一款低功耗、高性能的嵌入式微处理器架构，适用于对功耗有严格要求的嵌入式应用。
《ARM Cortex-M0学习指南》【第一章】Cortex-M0处理器内部结构
Laplace2008
11-30 2281
本文仅简单介绍ARM Cortex-M0的概述以及系统框架介绍
Cortex-M0综述概览
Sisyphus415的博客
02-08 5599
Cortex-M0技术综述
基于ARM Cortex-M0+内核的bootloader程序升级原理及代码解析
热门推荐
AI与算法都要通俗易懂
10-29 1万+
本文主要讲述BootLoader程序升级原理及一些代码的解析，力图用通俗易懂的语言描述清楚BootLoader升级的主要关键点。 BootLoader 升级原理概述 首次接触这一块时，有一个概念叫IAP（在应用编程），通俗一点讲便是通过一段已有的程序（我们称之为BootLoader程序）去升级另外的一段程序（用户程序）。升级的方式多种多样，可以通过串口、USB、SPI等等多种接口去升级。实...
ARM Cortex-M3 操作模式和特权级别
weixin_33754065的博客
04-05 1307
Cortex-M3处理器支持两种处理器的操作模式，还支持两级特权操作。  两种操作模式分别为：处理者模式和线程模式（thread mode）。引入两个模式的本意，是用于区别普通应用程序的代码和异常服务例程的代码——包括中断服务例程的代码。 两级特权操作分别为：特权级和用户级。这可以提供一种存储器访问的保护机制，使得普通的用户程序代码不能意外地，甚至是恶意地执行涉及到要害的操作。处理器支持两种特权...
Cortex-M的M0，M+，M3，M4，M7几种内核的简单区别
csshuke的专栏
07-22 5947
Cortex-M内核M0，M0+，M3，M4，M7之间的区别 high-performance 高性能 Mainstream 主流 Ultra-low-power 低功耗 知识补贴： 之所以ARM公司会把Cortex-M分为这么多系列，主要是针对不同的应用领域；下面详细介绍： Cortex-M分为：M0，M0+，M3，M4，M7 M0，M0+：基础版本，从图中可以看出来，有过于基础，所以生产不出来高性能的STM32的单片机； M3：目前最主流的设计内核选型，应用范围广； M4：比较着M3的内核
Cortex-M内核M0，M0+，M3，M4，M7之间的区别
友友们好呀
07-27 2009
的数据（这里可以认为是浮点数）处理的指令；重点解释一下：对于CPU（不是SOC）来说，运算浮点类型的数据是很麻烦的一件事，在选型的时候，如若用应用的领域需要大量浮点数据的运算的时候，那么就要选择M4的内核，M4会大大提高处理器性能和运算速度，而如果要要处理的浮点数据不多，则可以直接选择M3内核处理器；Cortex-M分为：M0，M0+，M3，M4，M7。M7：性能好和功耗高兼具，适合追求极致性能项目；M3：目前最主流的设计内核选型，应用范围广；M4：比较着M3的内核来说，M4处理器添加了。
Cortex-M CPU架构基础
Eric_01230的博客
02-28 5717
不同于老的经典arm处理器(例如：ARM7,ARM9)，ARM Cortex-M 处理器有一个非常不同的架构，Cortex-M是一个家族系列，其中包括Cortex M0/M3/M4/M7多个不同型号，每个型号之间会有些区别，例如Cortex-M4比Cortex-M3多了浮点计算功能等，但它们的编程模型基本是一致的。 寄存器简介 Cortex-M系列CPU的寄存器组里有R0~R15共16个通用寄...
Cortex-M0存储器系统
Sisyphus415的博客
02-14 2052
存储器概述
Cortex-M0+/M4F内核区别
03-19
### Cortex-M0+ 和 Cortex-M4F 的主要差异 #### 处理器架构 Cortex-M0+ 是基于 ARMv6-M 架构设计的处理器，而 Cortex-M4F 基于更高级别的 ARMv7E-M 架构。这使得 Cortex-M4F 支持更多的指令集扩展以及浮点运算单元 (FPU)，从而显著提升其计算能力[^1]。 #### 浮点处理能力 Cortex-M4F 配备了一个单精度和双精度浮点运算单元 (FPU)，能够高效执行复杂的数学运算，这对于信号处理、音频处理以及其他需要大量数值计算的应用场景非常有利。相比之下，Cortex-M0+ 不具备 FPU 功能，在涉及复杂算法时性能会受到限制。 #### 中断响应时间 虽然两者都采用了 NVIC（嵌套向量中断控制器），但是由于 Cortex-M4F 更高的工作频率及其硬件结构特点，它的中断延迟通常低于 Cortex-M0+。对于实时性强的任务来说，这是一个重要考量因素[^2]。 #### 性能表现 在典型运行条件下，Cortex-M4F 可达到约 1.25 DMIPS/MHz 左右的性能水平，远高于 Cortex-M0+/M3 所能达到的大约 0.9~1.0 DMIPS/MHz 范围内的成绩。这意味着即使是在相同主频下操作,Cortex-M4也会表现出更好的整体效率。 #### 功耗特性 尽管 Cortex-M4 提供更强悍的功能集合,但在某些特定场合下可能并不总是最节能的选择.Cortex-M0+,作为一款专为超低功耗需求定制的产品线成员之一,通过简化内部逻辑电路等方式实现了极佳的能量利用率;特别是在待机状态或者轻负载情况下优势明显.[^3] 以下是用于展示如何设置进入深度睡眠模式的一个简单例子: ```c // 进入深度睡眠模式前关闭所有不必要的外设电源供应. void enterDeepSleep(void){ // 关闭未使用的GPIO端口供电... SCB->SCR |= SCB_SCR_SLEEPDEEP_Msk; } ``` 此函数展示了基本概念——即当设备处于不活跃期时减少电力消耗的一种方法. ### 结论 综上所述,Cortex-M0+更适合那些强调成本控制与电池寿命延长的小型化电子装置开发项目之中；而对于追求卓越算力并愿意接受相对较高能耗开销的设计方案而言，则应优先考虑选用Cortex-M4F型号产品来满足相应技术指标要求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值