
FIFO
Michael-H
技术改变世界
展开
-
FIFO在FPGA中应用的一些知
1.什么是FIFO?FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。2.什么情况下用FIFO?FIFO一般用于不同时钟域之间的数据传转载 2013-12-18 13:08:02 · 8243 阅读 · 0 评论 -
FPGA中FIFO的配置
今天我们来讨论一下通过Quartus2中的Mega-plugin来配置一个FIFO,这是偏软件的,但是今天我把归为硬件来讲,因为其中有许多是硬件相关联的。首先我们TOOLS进入配置界面,选择"creat a custome megafuction variation",进入第2页然后在左面点开“memory compiler",然后选择FIFO,同时在右边填入自命名的器件名字。点下转载 2013-12-18 13:09:56 · 8425 阅读 · 0 评论 -
SOPC的FIFO核 - NIOS中FIFO的控制函数
#include "altera_avalon_fifo_regs.h"#include "altera_avalon_fifo_util.h"#include "system.h"#include "sys/alt_irq.h"#include #include #define ALMOST_EMPTY 2#define ALMOST_FULL FIFO_MEM_IN_FIFO_D转载 2013-12-20 20:15:55 · 3299 阅读 · 0 评论 -
fifo 以及几个信号的理解
原文:http://blog.youkuaiyun.com/jasonwoodlee/article/details/6764157Altera provides FIFO functions through the parameterizable single-clock FIFO(SCFIFO) and dual-clock FIFO (DCFIFO) megafunctions转载 2013-12-22 20:11:27 · 2053 阅读 · 0 评论 -
FIFO的基础和时序分析学习
参考文章:http://blog.pfan.cn/yanyoushuai/34540.html FIFO即First in first out,也叫先入先出电路,可以实现数据先进先出的存储器件。 FIFO一般普遍用作数据缓冲器,也可以用于顺序数据的缓冲,比如音频信号或视频信号。另一个广泛的应用是在处理器之间的通讯中。FIFO的基本单元是寄存器。作为存储器件,FIFO的存转载 2013-12-23 10:34:24 · 5743 阅读 · 0 评论 -
【引用】关于ALTERA提供的FIFO核使用原理
原文:http://blog.youkuaiyun.com/jasonwoodlee/article/details/6764211本文引用自Suinchang《关于ALTERA提供的FIFO核使用原理》ALTERA提供了LPM_FIFO参数宏模块,可以在代码中例化使用。FIFO有两种工作模式:(1)SCFIFO,(2)DCFIFO其中SCFIFO指转载 2013-12-22 20:12:51 · 994 阅读 · 0 评论 -
[转]:Quartus II LPM使用指南-FIFO篇
使用Quartus II 的版本及PC机操作系统版本为11.1 sp2 WIN7 32位前言 本文档根据 ALTERA 的 FIFO user guide 《SCFIFO and DCFIFO Megafunctions》 (August 2012 Altera Corporation)一文整理而来。 本文档仅供学习、讨论使用,请勿用于商业用途。在使用该文档过转载 2013-12-23 10:33:17 · 6225 阅读 · 0 评论 -
Altera FIFO使用注意事项
使用两年多的Altera器件,总觉得自己对FIFO这类简单的Core已经是熟悉不能再熟悉了,到现在的结果是花了三个星期时间解决一个FIFO时序问题。现象 FIFO实际读写情况上述图是从SignalTap中保存的.vcd文件,其中avm_clock为读时钟,rdreq在图中都处于无效状态,而写数据一直在进行(wrreq高电平有效,写转载 2014-03-20 09:57:28 · 5305 阅读 · 2 评论 -
FPGA设计常用的技巧---乒乓操作
“ 乒乓操作 ” 是一个常常应用于数据流控制的处理技巧,典型的乒乓操作方法如图 1 所示。 乒乓操作的处理流程为:输入数据流通过 “ 输入数据选择单元 ” 将数据流等时分配到两个数据缓冲区,数据缓冲模块可以为任何存储模块,比较常用的存储单元为双口 RAM(DPRAM) 、单口 RAM(SPRAM) 、 FIFO 等。在第一个缓冲周期,将输入的数据流缓存到 “ 数据缓冲模块 1”转载 2014-06-27 14:07:12 · 5788 阅读 · 0 评论