gzxb1995的博客

1 $$的用处在uboot/kernel的顶层Makefile中我们可以看到，当执行make时同时传入多个目标是这样处理的：__build_one_by_one: $(Q)set -e; \ for i in $(MAKECMDGOALS); do \ $(MAKE) -f $(srctree)/Makefile $$i; \ done其中的$$i比较奇怪，Makefile引用变量只需要一个$符号就够了，为什么这里要两个呢？因为变量i是在shell的for循环中定义的，是属于shell中的

1 需求有时我们会希望在编译整个项目时，对其中某个或某几个源文件附加一些编译选项，且不能改动源文件。这个时候，在Makefile中需要怎么做呢？答案就是目标的专属变量。2 用法举例如下：CFLAGS := test.PHONY: all.PHONY: t1.PHONY: t2all: t1 t2t1: CFLAGS += test1t1: @echo $(CFLAGS )t2: CFLAGS += test2t2: @echo $(CFLAGS

目录1 -f与-C2 -e2.1 令行传参2.2 Makefile和shell的export3 -j4 -I5 -B1 -f与-C选项含义-f读取指定的文件并执行（给出所指定的文件的pathname即可）-C到指定目录下读取Makefile文件并执行（给出指定的目录的路径）-f对文件名没有要求，但文件内容必须符合make的语法；-C则是在进入指定的目录读取Makefile文件之前，先执行切换目录的操作，且文件名必须是makefile、Makefile等。由于-C选项

前言本文档主要记录本人在学习嵌入式Linux过程中所接触到并学习到的一些Makefile的语法和用法（主要源于读uboot和kernel的Makefile以及查阅资料）。Makefile的基本语法伪目标（.PHONY）语法介绍Makefile的目标通常是一个文件，比如目标是xxx.o文件，它需要依赖相应的xxx.c生成。而伪目标并不是一个文件，只是一个标签，比如Makefile中的cle...