guomei的专栏

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路.       下面是收集整理的一些,有些是自己的经验,有些是网友的,希望能给大家一点帮助,如有不对的地方,请指正,1.Found clock-

在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路.       下面是收集整理的一些,有些是自己的经验,有些是网友的,希望能给大家一点帮助,如有不对的地方,请指正,1.Found clock-

module light(R2,R1,R0,L2,L1,L0,CLK,I3,I2,I1);   input CLK;   input  I3,I2,I1;   output R2,R1,R0,L2,L1,L0;   reg R2,R1,R0,L2,L1,L0;   wire [1:0] A;   assign A[1]=(~I3&I2)|(I3);   assign A[0]=(~I3&~I2&I