GTTTONG的博客

函数与任务详解【verilog】

FIFO表示先入先出，是一种存储结构。可满足一下需求：1、当输入数据速率和输出速率不匹配时。可作为临时存储单元。2、用于不同时钟域之间的同步。3、输入数据路径和输出数据路径之间的数据宽度不匹配时，可用于数据宽度调整电路。​同步FIFO主要是空满信号的产生，一般情况下写使能并且非满的情况下，写地址加1；读使能并且非空的情况下，读地址加1。...

状态机的基本要素：输入、输出、状态。状态机根据状态变化是否与输入条件有关分为两类：即Moore型状态机和Mealy型状态机。Moore型状态机的状态变化仅和当前状态有关，而与输入条件无关；Mealy型状态机的状态变化不仅和当前状态有关，还取决于当前的输入条件。

牛客网，秋招，verilog语法，case，casez，casex

modelsim一般都是仿真verilog也可以用于网表仿真。网表是综合工具（Design compiler / Genus）对Verilog编译后生成的文件，也是 .v 的形式。1、首先介绍一下什么是网表文件。以一个并转串的代码为例：P2S.v下面是代码的verilog描述（节选）module P2S( p_data, clk, rst_n, s_data, data_valid);input [DATA_LENGTHS-1:0] p_data; // MSB is the fla

目的只用于学习借鉴

CRC 循环冗余码表示形式：多项式G（x）：G(x) = X4+X3+1假设：输入数据 Data，选定的多项式G(x)是x4 + x3 + 1.所以G(M) = 11001.CRC = Data mod G注：CRC的位数要始终比G少1位，因为余数肯定比除数小且只小1位，高位为0不能省略。CRC校验码的产生方式：模2除法示例：发送端通过CRC校验码将Data转换成NewData发送；接收端接收到NewData对同样的G(M)进行模2运算，若没有余数，则数据正确传输，否则传输出现错

2019电子设计大赛赛题2019年赛题提取码 dwa7