利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压案例

最新推荐文章于 2024-04-24 16:35:58 发布
最新推荐文章于 2024-04-24 16:35:58 发布
阅读量1.1k 收藏 17
点赞数 4
CC 4.0 BY-SA版权
分类专栏： Xinx FPGA硬件设计 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/gslscyx/article/details/137929708

引言：上一篇文章我们介绍了通过添加电阻器、场效应晶体管（FET）开关、电平转换器甚至其他Xilinx FPGA等选项实现HP Bank IO与2.5V/3.3V外设对接的方法。本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换。

1.FPGA与LVDS ADC外设互联

项目设计中采用了两片高速并行LVDS ADC，单片ADC差分对有36对，采样速率最大3Gbps，ADC与K7 FPGA的HR Bank互联。由于Xilinx 7系列FPGA HR Bank的LVDS电平供电VCCO为2.5V，而ADC SPI控制接口电平为1.8V，此时，ADC数据输出LVDS接口可以直接与FPGA互联，而1.8V的SPI接口需要进行电平转换才可与该BANK互联。设计采用TI公司TXS0108芯片实现IO电平转换。

图片

图1：采用TI公司TXS0108芯片实现ADC SPI IO电平转换

2. FPGA与QSPI Flash外设互联

项目中选择的QSPI Flash为MT25QU256ABA1EW7，供电电压1.8V，由于FPGA专用Flash接口IO Bank由于其他外设原因VCCIO需要采用2.5V供电，此时同样也需

了解本专栏 订阅专栏 解锁全文 超级会员免费看
N25系列QSPI_FLASH控制器，verilog编写，FPGA实现
weixin_48027403的博客
06-12 2248
FLASH具有掉电存储数据的功能，通常用来存储启动代码和数据文件。本模块使用verilog设计了基于N25Q系列的QSPI FLASH控制器，将QSPI接口以及镁光flash控制指令进行包装并开放用户自己定义接口，方便对flash器件进行读写擦操作。目录前言一、控制器接口介绍二、控制器读写擦时序三、N25QSPI flash控制器状态机设计3.1顶层模块设计3.2擦除操作状态机设计3.3写操作状态机设计3.4读操作状态机设计3.5驱动层状态机设计四、应用demo设计4.1读flash操作。
高云FPGA ADC采集
no_sweet_的博客
01-02 1354
高云FPGA的内部ADC采集
TXS0108双向电平转换芯片用于IIC时的问题
humphreyandkate的博客
03-12 1万+
TXS0108双向电压转换芯片用于IIC时的问题 TXS0108是双向电平转换芯片，在我的案例中用于1.8V电平与3.3V电平的转换。最先，我在3.3V和1.8V的SCL和SDA总线上均使用了4.7kΩ的上拉电阻，上拉到对应的高电平。调试发现SDA出现如下波形： 可以看到图上出现了次高电平。非常不正常。分析后发现，中间四个次高电平都是IIC芯片发出的ACK信号，应该被拉低，但是并没有拉低到0V。导...
TXS0108EPWR引脚说明、参数解读、应用电路图说明分享
weixin_55685390的博客
01-11 1万+
TXS0108EPWR是一款8位非反向转换器芯片，具有两个独立的可配置电源轨。A端口设计用于追踪VCCA引脚的电源电压，VCCA引脚接受1.2至3.6V电源电压。B端口设计用于追踪VCCB引脚的电源电压，VCCB引脚接受任何电源电压介于1.65V和5.5V之间。这两个输入电源引脚允许低压双向转换1.5V、1.8V、2.5V、3.3V和5V电压节点。当输出启用（OE）输入为LOW时，所有输出均置于高阻状态。为确保上电或掉电时的高阻状态，OE应通过下拉电阻连接至GND，电阻的最小值由驱动器的电流源能力决定。
TI的电压转换芯片TXS0108E在MDIO总线上的运用
Aprilzxs的博客
12-17 7215
TI的电压转换芯片TXS0108E在MDIO总线上的运用 现在在做的板子处理单元使用的是英伟达的xavier模组，利用nxp的SJA1105Q芯片做switch拓展网络，使用的phy是KSZ9031芯片。前期做设计时考虑较少，希望将网络部分独立出来。所以就单独给网络部分供电使用了VDD_ETH_3.3\1.8V\1.2V。因为sja1105每个rgmii接口的供电都是3.3v、1.8v选配的，xavier模组的电压是1.8v的，ksz9031选择了3.3v。这中间就出现了一个问题，ksz9031的SMI总线
TXB0108 TXS0108E 8-Bit Bidirectional Voltage-Level Translator for Open-Drain and Push-Pull Applicati...
weixin_33716557的博客
09-17 1516
TXS（开漏优化设计），如I2C TXB（上拉优化设计），如SPI TXS0108 has integrated pull-up resistors to save board space and cost in open-drain applications.  The TXS0108 Does NOT need external pullup resistors. The TXS01...
TXS0108EPWR，8位双向电压电平转换为漏极开路和推挽应用 [8-BIT BIDIRECTIONAL VOLTAGE-LEVEL
寞水
02-03 4068
寞水
TXS0108E面向开漏和推挽应用的 8 位双向电压电平转换
通然物联官方账号
03-21 9043
TXS0108E面向开漏和推挽应用的 8 位双向电压电平转换
电源技术中的TI全新双向电压电平转换器件TXB0104与TXS0104E
11-26
德州仪器(TI)推出的两款新型双向电压电平转换器件，TXB0104和TXS0104E，为解决不同电压域之间通信问题提供了创新解决方案。 TXB0104是一款4位双向电压电平转换器，专为处理多种电压标准而设计。它支持1.2V、1.5V、...
fpgaio口电压
03-14
引用2提到使用电平转换芯片如TXS0108来处理不同外设的电压，比如当FPGA的Bank电压是1.8V，而外设是3.3V时，需要这样的转换器。此外，引用4提醒未使用的IO要设置上拉或下拉，避免信号干扰。在设置过程中，可能需要在...
电源技术中的TI推出两款全新双向电压电平转换器件TXB0104与TXS0104E
11-30
德州仪器(TI)日前推出两款全新双向电压电平转换器件TXB0104与TXS0104E，以提高新一代处理器与外设器件的连接性。这两款器件无需传统电压电平转换器件通常采用的方向控制信号，从而帮助设计人员降低了控制软件的复杂...
txs0108E输出波形失真
qq_43638801的博客
10-15 1406
如图所示，txs0108输入时波形很稳，输出波形失真而且有毛刺，无负载情况下，PCB的画走线很短，不超过5mm？？？求解
txs0108e原理分析
热门推荐
啸风
04-04 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 txs0108e原理分析前言名词解释单稳态触发器原理分析工作过程使用注意事项参考文档 前言 TXS0108是TI公司生产的8通道双向电平转换芯片，这款8 位非反向转换器使用两个独立的可配置电源轨。A 端口跟踪VCCA 引脚的电源电压。VCCA 引脚可接受1.2V 到3.6V 范围内的任意电源电压。B 端口跟踪VCCB 引脚的电源电压。VCCB 引脚可接受1.65V 到5.5V 范围内的任意电源电压。这两个输入电源引脚可实现1.2V、1..
pixhawk硬件设计粗略解析
TLKids的博客
09-04 9519
文章目录前言一、pixhawk是什么？二、pixhawk硬件解析 前言 本片是个人对NFCYv5飞控的硬件设计的个人分析与笔记。为什么要这么做呢？原因很简单，一是对pixhawk硬件组成有更加深入的理解；二是为以后回顾留下一个较全的笔记。这里我选择NFCYv5的硬件原理图来解析，一是因为怒飞老师这款硬件全部开源了；二是原理图的颜色呀风格更合我胃口，感觉看着更舒服。另外需要说明的一点是，就像题目所写的我目前还是个硬件小小白，下面的解析想来必有不少缺漏可称之粗略，所以大佬就不必看了*_*(不过
4. MIZ7035 HDMI测试【PCIE视频传输】
vacajk的博客
01-12 6983
1 MIZ7035的HDMI工程建立 将上次用到的MIG_AXI工程拿来进行HDMI的工程建立。 不像ZCU102的开发板那样用GT收发器，MIZ7035的HDMI接口是靠PL的逻辑来实现输入输出的。所以要写RTL代码来做HDMI的编解码。 测了几天MIZ7035的这个板子，遇到了个问题，总结一下。 1 BUFx时钟问题 写这个文档时候我已经测试了一天了，就先将一个比较重要的问题提前抛出
从xilinx FPGA内部学习SelectIO
一个早起的程序员
11-26 1280
（1）IO逻辑资源简介 FPGA的BANK。在7系列的FPGA中，BANK分为HR(High-range)BANK和HP(High-performance) BANK。HP BANK只能支持小于等于1.8V电平标准的I/O信号，HR BANK则支持小于等于3.3V电平标准的I/O信号。HP BANK专为高速I/O信号设计，支持DCI（数控阻抗），而HR BANK则适合更大众化的所有I/O信号设计。 无论是HR或者HP BNANK，每个BANK都包含50个I/O管脚，每个I/O管脚都可配置成输入、输出。每
QSPI Flash的原理与QSPI时序的Verilog实现
Go Forward Forever!
04-24 3163
本节主要是讨论QSPI(Quad SPI，四线SPI总线)的相关内容。我的开发板上有一片型号是W25Q128BV的Quad SPI Flash存储器，本文将以它为例子来说明QSPI操作的一些内容。
BANK 3G has conflicting VCCIO settings
最新发布
07-24
<think>嗯，用户这次提出了一个非常具体的FPGA设计问题，关于Intel Cyclone 10 GX器件中BANK 3G的VCCIO电压冲突解决。从专业术语的使用来看，用户应该是硬件工程师或FPGA开发者，问题描述精准，说明对Intel Quartus工具链有实操经验。 用户可能正在调试一个多电压域设计的板卡，遇到了bank 3G的VCCIO设置报错。这个bank比较特殊，它同时连接了3.3V和1.8V的外设，而Cyclone 10 GX的bank 3G确实存在电压兼容性限制。ta的深层需求不仅是解决错误提示，更要确保硬件设计不会损坏器件。 注意到用户没有提供具体电压值组合，这很关键。需要分两种场景处理：如果是3.3V与1.8V混合，必须强制统一为3.3V；如果是2.5V与1.8V混合，则存在1.8V驱动2.5V器件的风险。在回复中要强调用万用表实测电压的重要性，因为原理图标注可能和实际焊接不同。 Intel的文档确实有点隐晦，在手册第2章“I/O Features”的“Voltage Tolerance”小节才说明这个限制。用户可能已经查过bank电压标准文档，但没注意到bank 3G的特殊性。需要提醒ta检查VCCIO电源轨的物理连接，特别是当使用LDO供电时，调整电压后要确认LDO使能信号是否受控。 考虑到这是硬件级调试，在解决方案中加入了电源序列检查项。因为如果VCCIO上电时序不符合要求，即使电压值正确也会导致配置失败。最后的风险提示很有必要，用户可能忽略VCCIO电压不匹配对高速信号眼图的影响，特别是当使用LVDS时。</think>针对 Intel Cyclone 10 GX 器件中 BANK 3G 的 VCCIO 电压冲突问题，以下是系统性的解决步骤和原理分析： ### 问题本质 BANK 3G 的 VCCIO 电压冲突源于其 **双电压域特性**： 1. BANK 3G 包含 **3G/3F** 和 **3G/3H** 两个物理子区域 2. 每个子区域必须使用 **相同 VCCIO 电压** 3. 若两个子区域连接的 I/O 标准要求不同电压，则触发冲突 > *示例冲突场景*： > - 3G/3F 区域：驱动 3.3V LVTTL 外设 → 需 VCCIO=3.3V > - 3G/3H 区域：驱动 1.8V LVCMOS 外设 → 需 VCCIO=1.8V > $$ \text{冲突条件：} V_{\text{3G/3F}} \neq V_{\text{3G/3H}} $$ ### 解决步骤 #### 1. 确认冲突源 - 在 Quartus 中打开 **Assignment -> Pin Planner** - 筛选 BANK 3G 引脚，检查 **I/O Standard** 列 - 记录两组引脚的电压要求： ```plaintext | 引脚区域 | 连接的 I/O 标准 | 所需 VCCIO | |----------|-----------------|-----------| | 3G/3F | LVTTL_3V3 | 3.3V | | 3G/3H | LVCMOS_1V8 | 1.8V | → 冲突！ ``` #### 2. 硬件兼容性检查 - **关键规则**：BANK 3G 的 VCCIO 必须 ≥ 其连接的所有接口电压 $$ V_{\text{VCCIO}} \geq \max(V_{\text{IO\_standard1}}, V_{\text{IO\_standard2}}) $$ - *解决方案*： - 若存在 3.3V 接口，则整个 BANK 3G 必须设为 **3.3V** - 对 1.8V 设备添加电平转换器（如 TI TXS0108E） #### 3. 软件强制统一 在 Quartus 工程中手动约束电压： ```tcl # 在 .qsf 文件中添加 set_instance_assignment -name VCCIO_VOLTAGE 3.3V -to "pin_group_3G*" ``` > **验证方法**：编译后查看 **Fitter -> Resource Section -> I/O Banks** 报表 #### 4. 电源设计验证 - 测量 BANK 3G 的 VCCIO 电源网络： - 确认实际电压 = Quartus 设定值（±5%） - 检查电源轨负载能力：$$ I_{\text{peak}} = \sum (C_{\text{load}} \times \frac{\Delta V}{\Delta t}) $$ - *典型错误*：电源芯片使能信号（EN）受其他逻辑控制导致上电时序错误 ### 特殊场景处理 当 BANK 3G 连接 **PCIe 或高速收发器** 时： 1. PCIe 参考时钟引脚必须使用 **专用 VCCIO_PCIE** 电源（通常 1.8V） 2. 普通 I/O 仍接 VCCIO（3.3V） 3. 解决方案： ```mermaid graph LR A[PCIe Clk] -->|连接| B[BANK 3G 专用时钟引脚] C[普通 GPIO] -->|连接| D[BANK 3G 普通 I/O] B --> E[独立 VCCIO_PCIE=1.8V] D --> F[VCCIO=3.3V] ``` ### 风险规避 1. **电平不匹配风险**： - 当 VCCIO=3.3V 驱动 1.8V 器件时，需串联 33Ω 电阻限流 - 计算功率：$$ P_{\text{dis}} = \frac{(3.3V - 1.8V)^2}{R_{\text{series}}} $$ 2. **时序余量**： 混合电压 bank 的 t<sub>su</sub>/t<sub>h</sub> 可能恶化 15%，需用时序分析器验证： ```quartus # 在 .sdc 中添加余量约束 set_clock_uncertainty -add 0.15 [get_clocks] ``` > **重要参考**：Intel 文档 *Cyclone 10 GX Pin Connection Guidelines* 第 4.2 节明确规定了 BANK 3G 的电压域限制[^1]。若遵循上述步骤仍存在冲突，建议使用 **I/O 银行迁移工具** 将部分引脚分配到 BANK 2 或 BANK 4[^2]。 --- ###
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA技术实战

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值