Xilinx Kintex-7系列XC7K410T-FFG900外设之DDR3硬件设计

引言：基于K7+C665x为核心的电路板中用到了DDR3存储芯片，现将FPGA外接DDR3时硬件设计中的一些心得做一个简单的分享。

1. DDR3与K7-410T互联设计

在数据速率带宽约束方面，DDR3运行速度受限于其与K7-410T FPGA互联的I/O Bank 管脚以及FPGA器件的速度等级。如下表所示，当FPGA选定时，如需DDR3运行最大工作频率时，需要将DDR3互联至FPGA的HP I/O Bank上，同时也要将Vccaux_io的供电电压调整为2.0V。

表1、FPGA I/O支持DDR3外设最大接口数据速率

DDR3本身可以互联至普通的HR I/O Bank上，但是速度性能是下降的，通常在互联时会将DDR3互联至HP I/O Bank上，以保证器件性能发挥至最佳。

2. DDR3与K7-410T原理图设计

在确定好将DDR3连接至HP Bank上后，在具体原理图设计时，可以在Xilinx官网下载一份Pinout资料，如下