本文精选了IC技术圈内的热门文章，涵盖千万门级芯片规模解析、ZYNQ学习路线、TimingException处理、Verilog高级技巧、CORDIC算法应用、IC设计知识体系构建、异步FIFO设计、大规模验证架构、Vivado多线程优化、时钟切换中的glitch问题、早期时钟流、PyPI发布FPGAOverlays、版图ECO实践、编码方式对比、NSSAR设计、AI芯片创业解读、开源100Gbps NIC介绍、FPGA时序优化、FIFO深度计算、千兆以太网实现、数字IC与FPGA工程师岗位要求等。
本期文章目录
千万门级芯片到底是多大规模？
#综合 #工艺 #门 #物理设计
白山头讲IC
ZYNQ | 学习路线
#ZYNQ
ZYNQ
关于Timing Exception
#Design #约束
码农的假期
Verilog有什么奇技淫巧？
#Verilog #ASIC
硅农
基于CORDIC的加减乘除及三角函数实现
#CORDIC
探究FPGA
读书笔记 | Design Rot -1
#IC设计
icsoc
构建ic知识体系
#学习笔记
不忘出芯
备战秋招[五]-下
#异步FIFO
摸鱼范式
啥？100个agent？这个台子怎么搭？
#验证 #UVM
杰瑞IC验证
Vivado中jobs和threads的区别？选择多个jobs能加快实现速度么？
#FPGA #Vivado #多线程
科学计算technomania
时钟切换中的glitch
#时钟切换 #glitch
数字IC小站
ECF ：early clock flow
#物理综合 #PR
陌上风骑驴看IC
用PyPI来发布FPGA Overlays
#Python #Pynq #Zynq
PYNQ开源社区
版图ECO的那点事（中）
#APR #ECO #ICC
艾思后端实现
“ 一网打尽 ” 二进制、格雷码、独热码编码方式
#格雷码 #独热码
数字ICer
2020ISSCC︱四倍无源增益和两阶失配误差整形NSSAR（一）
#2020ISSCC #ADC
芯启示
如何从0到1创立AI芯片公司？- 超超超深度解读寒武纪《招股书》
#寒武纪 #AI #创业
RTL2GDS
业界第一个真正意义上开源100 Gbps NIC Corundum介绍
#NIC #开源 #FPGA
网络交换FPGA
优化时序多阈值灵活应用
#swap vth option
芯灵动
FIFO阈值设置及深度计算原理
#FPGA #FIFO深度计算
FPGA自习室
千兆以太网（4）：发送——ODDR原语和Wireshark抓包工具
#FPGA #千兆以太网
FPGA开源工作室
数字IC和FPGA工程师岗位职责和要求
#数字IC #SoC #FPGA
精进攻城狮
Verilog实现全并行比较算法（Latency=log2(N)，N表示需要比较的数字个数）
#全并行比较算法
瓜大三哥
SystemVerilog面试题（26-30）
#SystemVerilog
数字芯片实验室
电赛专题 | G题-双路语音同传
#电子设计大赛 #G题-双路语音同传
数字积木
FPGA千兆网UDP通信
#FPGA #UDP #通信
OpenFPGA
IC技术圈简介
2020年元旦，我们，十多位IC行业的公众号号主，共同建立了一个 “ IC技术圈 ” 。经过短短几个月的发展，目前有33位成员。我们将在这里或分享经验，或传授技巧，或聊求职就业，或谈人生规划。
长按下方二维码
浏览IC技术圈官方网站
http://iccircle.com
点击“阅读原文”，进入IC技术圈
扫一扫
829
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
