33、自保护物理不可克隆函数：通过掩码保护环形物理不可克隆函数

自保护物理不可克隆函数：通过掩码保护环形物理不可克隆函数

1. 环形物理不可克隆函数（Loop PUF）的实现

环形物理不可克隆函数设计中最复杂的部分是延迟链的实现。理想情况下，环形物理不可克隆函数的预期延迟应与挑战无关，延迟差异仅由影响延迟元件的工艺变化引起。这意味着布线不应产生影响，并且延迟级中的延迟元件应尽可能相似。

为实现这一目标，采用了现场可编程门阵列（FPGA）的多路复用器结构。以Xilinx Artix - 7 FPGA为例，每个切片包含四个6输入2输出的查找表（LUT）。LUT的输入通过多路复用器树从功能相关的初始化静态随机存取存储器（SRAM）单元中选择一条路径到LUT输出。

为了在一个LUT中实现两个不同的反相器作为延迟级的基本延迟元件（也可以实现缓冲器），需对同一层次的两个多路复用器输入处的SRAM进行初始化，使它们的输出（ma, mb）对应于某个输入（Ii）的反相。一个额外的挑战输入（ci）用于选择LUT输出Oi是Oi = ma还是Oi = mb。这样，延迟级之间的路由（从Oi到Ii + 1等）与挑战无关，不会影响延迟差异。

然而，由于FPGA内部布线以及从SRAM单元通过多路复用器到输出的路径实现，可能会导致一定的与挑战相关的系统性延迟偏差。若比较的挑战C和¬C中，快速和慢速路径的数量相同，且假设所有LUT都受到相同的系统性影响，这种影响可以得到缓解。对于哈达玛码挑战，若丢弃空挑战C0 = 0，此特性自然满足。

基于上述延迟元件，实现了一个64级的环形物理不可克隆函数，仅在8个可配置逻辑块（CLB）的17个切片中实现。该环形物理不可克隆函数在一个封闭域内实现，具有固定的布局和路由，不会与设计的其他部分相互干扰，而设