FPGA设计与验证之间的思维冲突

      HDL是HardwareDescriptionLanguage（硬件描述语言）。设计FPGA时，就是通过HDL来搭建底层硬件电路，最终实现不同功能的电路。即FPGA设计是设计一个完成某种需求的电路。

      而对FPGA验证时，是对FPGA硬件电路输入各种数据，经过电路处理数据后，得到输出数据与参考数据进行比较。在这里，数据输入、处理、输出、比较的过程一般由PC机的CPU软件模拟来完成。即FPGA验证是通过CPU模拟电路的数据输入、处理、输出、比较的过程，软件模拟器设计的过程。

      我们可以初略理解为：FPGA设计是电路设计，FPGA验证是软件设计。电路设计是基于时钟脉冲的并行设计，软件设计是基于CPU指令集的串行设计。也就有了2种思维的冲突：硬件与软件的思维冲突、并行与串行的思维冲突。