gjy938815的专栏

各种视频输出端口(HDMI、DVI、VGA、RGB、分量、S端子)图片说明1.S端子标准S端子标准S端子连接线音频复合视频S端子色差常规连接示意图     S端子（S-Video）是应用最普遍

allegro artwork设置和颜色设置的导入导出 2013-07-12 13:17:36分类： WINDOWSallegro 使用artwork出gerber的关键就是每张底片的颜色输出，所以能够导出颜色和artwork的设置对于提高工作效率而言是很有帮助的。首先是配置top层的颜色设置，然后 view->color view save=> 把颜色

摘要：Memory部分的设计在系统设计中占有重要的地位，目前Memory速度被一再提升，DDR3的速度已经高达1600Mbps，数据脉冲宽度只有625ps，对信号的质量和时序都提出了更高的要求，同时也增加PCB设计需要考量的参数。        Memory部分的电路板设计在系统设计中占有重要的地位，目前Memory速度被一再提升，DDR3的速度已经高达1600Mbps，数据脉冲宽度只有625

What's the ZQ Calibration command?it used to calibrate DRAM Ron & ODT values. In normal operation, the DDR3 SDRAM needs longer time to calibrate output driver and on-die termination circuits at init

DRAM的信号完整性RAM的种类目前D厂常用的是SDRAM、DDR、DDR2，DDR3还用不到。SRAM容量不能满足要求,成本又太高。DRAM，每个内存单元更少的电路实现，内存单元基于电容器上贮存的电荷，典型的DRAM 单元使用一个电容器及一个或三个FET(场效应晶体管)制成。低成本、高密度，缺点：信息易丢失。SRAM，每单元六个FET 器件。与DRAM 相比，SRAM 使用起来更

经常有人会说支持DDR2的主板存在偷工减料的现象。事实上这是由于DDR2内存中使用了一项新的ODT技术，它可以在提高内存信号稳定性的基础上节省不少电器元件。主板终结是一种最为常见的终结主板内干扰信号的方法。在每一条信号传输路径的末端，都会安置一个终结电阻，它具备一定的阻值可以吸收反射回来的电子。但是目前DDR2内存的工作频率太高了，这种主板终结的方法并不能有效的阻止干扰信号。若硬要采用主板终结的方

英文名称：impedance matching 基本概念信号传输过程中负载阻抗和信源内阻抗之间的特定配合关系。一件器材的输出阻抗和所连接的负载阻抗之间所应满足的某种关系，以免接上负载后对器材本身的工作状态产生明显的影响。对电子设备互连来说，例如信号源连放大器，前级连后级，只要后一级的输入阻抗大于前一级的输出阻抗5-10倍以上，就可认为阻抗匹配良好；对于放大器连接音箱来说，电

【摘要】随着DDR总线速率的不断提升，不论做主板设计或测试的工程师，还是做内存条或DRAM芯片设计或测试的工程师都面临DDR总线信号完整性测试分析的挑战。对信号完整性工程师来说，DDR总线走线多，时序复杂，探测困难，是计算机系统中最复杂的总线。本文进行了DDR1&2&3信号完整性测试分析技术的探索，重点介绍了DDR总线架构，DDR2 667时钟抖动测试方法，最差情况地址、命令总线测试方法和创新

一、DDR3简介      DDR3（double-data-rate three synchronous dynamic random access memory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3在DDR2的基础上继承发展而来，其数据传输速度为DDR2的两倍。同时，DDR3标准可以使单颗内存芯片的容量更为扩大，达到512Mb至8Gb，从而使采用DDR3芯片的内存

1．结构框图：2．管脚功能描述管脚符号类型描述A0-A9,A10/AP,A11,A12/BC#,A13Input地址输入。为ACTIVATE命令提供行地址，和为READ/WRITE命令的列地址和自动预充电位（A10），以便从某个bank的内存阵列里选出一个位置。A10在PRECHARGE命令期间被采样，

SDTV Standard-definition TV 标准清晰电视EDTV Enhenced-definition TV 增强清晰电视HDTV High-definition TV 高清电视SDTV包括 480i 576iEDTV包括 480p 576pHDTV 720P 1080i 1080p480i: i 表示interlaced 隔行的意思，48

DDR内部组成DDR内部是由多个存储阵列组成的，我们称这些存储阵列为bank，早期的SDRAM内部分割成两个bank，后来是4个，这是SDRAM规范中规定的最大bank数，在DDR2标准中，BANK的数目提高到8个。每一个存储阵列就像表格一样，表格的每一个单元格是最小存储单元，大小可以为4, 8, 16，也就是位宽，位宽决定了数据线位数。如果想使用32bit的数据总线宽度，那么可以使用

复合视频信号接口(CVBS)其传输的是复合视频信号，可用一根或一组普通的音视频线传输，其中黄色的为视频信号，白色的为左声道音频信号，红色的为右声道音频信号S端子由于复合视频信号(CVBS)是将亮度和色度信号采用频谱间置方法复合在一起，会导致亮，色的串扰以及清晰度降低等问题。S端子将亮度信号Y和色度信号C分开传输，这样可以确保亮度信号不受色度信号的干扰，所以用S端子比用复合视频的

这几天在做分量视频输入，涉及分量视频表示，接触到YPbPr和YCbCr的概念，发现不光自己的项目上，对这两个概念错乱，就是网上也充斥着大量错误的说法。分量接口有两种名称YPbPr和YCbCr，这是两个完全不同的概念，YCbCr概念早于YPbPr。历史早期DVD是隔行显示的，使用YUV(YCbCr)色彩空间进行数据存储和传输，相比于RGB的好处是减少存储空间和数据传输带宽，同时能够方

摘要：    本文介绍了FLASH相关理论知识，旨在更好地设计文件系统。首先从原理和特点两方面介绍两种架构SLC和MLC，进而介绍了NOR和NAND FLASH工作原理，读写擦除原理，编址方式，进而导出NOR和NAND FLASH区别。最后顺带简单介绍下SD卡。一、SLC与MLC    从架构上来分，Flash可以分为SLC Flash和MLC Flash。闪存

摘要: 注：部分资料和图片来源于网络，本文在学习过程中对网络资源进行再整理。I/O空间-----I/O端口和I/O内存　　首先上图，如下：外设中的寄存器被称为I/O端口，外设中的内存被称为I/O内存。二者合起来统称为I/O空间。   ...注：部分资料和图片来源于网络，本文在学习过程中对网络资源进行再整理。I/O空间-----I/O端口和I/O内存 　　首先

cadence中统计连接脚数  2010-07-01 15:13:17|  分类： cadence|举报|字号 订阅怎么在ALLEGRO里统计焊盘和包括芯片pin和阻容的pad？ 板子要拿出去布，需要根据焊盘计费？Display--element--选择pin--框住所有ALLEGRO里 TOOLS-> REPORTS-> Summary D