MIPS架构的cpu设计仿真（武汉大学）——5

墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 1k累计阅读 1k平均单平台已同步平台优快云微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网我也要 → 码龄9年

关注

原创最新推荐文章于 2026-07-30 11:34:55 发布 1k 阅读 AI 写同款· GEO 优化 ›

MIPS架构的cpu设计仿真（武汉大学）——4 版本2.0 实现了对ori,or,andi,and等逻辑运算指令和sll，srl移位指令的支持。实现了寄存器前半个周期写，后半个周期读的功能实现了ex_ex,ex_mem旁路反思： 1，不该定义那么多宏的。。。。。。。。。。。。。比如刚开始还真的仿照书本定义了rst_enable，rst_disable，write_enable，read 阅读详情

版本3.0

实现了对add,sub,addi等算术运算指令和sw，lw等访存指令的支持

整体架构：

此处待截图。。。。。。。。。。。。。

下一步：

实现一个简陋的mips汇编器，用来综合调试。。。。毕竟一两条汇编代码还能手工转机器码

但汇编代码一多，就很麻烦，而且容易出错。

其实仅仅实现汇编代码转机器码的mips汇编器，比类C语言的词法分析器还要简单。

收录于

mips

当前文章被收录于：

mips

5 篇文章 0 人学习

订阅专栏查看详情

cpu

当前文章被收录于：

cpu

5 篇文章 0 人学习

订阅专栏查看详情

verilog

当前文章被收录于：

verilog

5 篇文章 0 人学习

订阅专栏查看详情

当前文章被以下社区和专栏收录：

标签

#verilog #cpu #mips

MIPS架构的cpu设计仿真（武汉大学）——2 verilog掌握：语法和C语言类似，看看，不用几个小时就可以了。 modelsim的简单使用： 1，新建工程文件New>>project 2，确定工程名以及library名 3，然后创建文件或是导入已存在的文件（为了后面的仿真演示，所以我这里就直接导入了写好的一个在取址模块 4，导入文件 5,然后编译文件（选择全部编译） 6，进入library工作页，点击编译好阅读详情

相关推荐

MIPS架构的cpu设计仿真（武汉大学）——1

打算在接下来几天完成下学期的计组实验总目标：最低：用硬件描述语言（Verilog）设计MIPS流水线CPU，支持如下指令集： {add，sub，ori，lw，sw，beq，j }：进一步：支持更多的指令，中断与异常处理，以及看下学期能不能下板子。首先，工欲善其事必先利其器。环境搭建：必备： 1，modelsim软件提高开发效率： 1，利用notep

github_38838414的博客 2872

基于MIPS指令集单周期CPU设计与实现——硬布线式

指令分析指令分析是第一步：MIPS指令集一共有三种指令。 R型（寄存器型）：由Op(6位，下同)操作码,Rs(5),Rt(5),Rd(5),shamt(5)移位位,func(6)功能码组成 I型（立即数型）：由Op(6)，Rs（5），Rt（5），imm16（16）16位立即数组成 J型（跳转型）：由Op（6），imm26（26）26位立即数组成下面是我选的一部分指令的分析助记符指令格式示例示例含义

weixin_44644443的博客 9077

MIPS架构的cpu设计仿真（武汉大学）——3

该cpu设计仿真采用增量模型。从最简单的一条指令的流水线开始然后一步步增加功能，添加支持的指令条数，解决指令间的冒险预计最低会做到支持{add，sub，ori，lw，sw，beq，j }指令的五级流水线版本1.0 实现了一个原始的支持ori指令的五级流水线例如如下指令： ori $1 $s0 0x0013 #将0号寄存器的值与0x0013进行或操作，结果储存在一号寄

github_38838414的博客 2827

基于mips指令集的处理器设计与实现

MIPS是（Microcomputer without interlocked pipeline stages）的缩写，含义是无互锁流水级微处理器。MIPS 是最早的，最成功的RISC处理器之一，源于Stanford 大学的John Hennessy 教授的研究成果。（Hennessy 于1984年在硅谷创建了MIPS公司）。MIPS的指令系统经过通用处理器指令体系MIPS I、 MIPS II、MIPS III、MIPS IV到MIPS V，嵌入式指令体系MIPS16、MIPS32到MIPS64的发展

wzbbbb的博客 4401

基于MIPS架构的单周期CPU设计

自己写的，基于MIPS架构的单周期CPU。。

MIPS上的C语言编程

MIPS是当前非常流行的一款嵌入式处理器，随着应用的广泛，MIPS上的C编程也越来越重要。这是一本非常实用的小教材。

计算机运算方法：从补码到流水线，深入理解CPU核心原理

计算机运算方法是计算机组成原理的核心基础，它定义了CPU如何处理二进制数据。其核心原理在于通过补码等编码方案，将减法统一为加法运算，从而简化硬件设计。这一技术价值在于构建了从布尔逻辑门到算术逻辑单元（ALU）的完整通路，实现了所有数学与逻辑操作。在应用场景上，运算方法直接支撑着从简单的定点数加减乘除到复杂的浮点数IEEE 754标准运算，并最终通过ALU和流水线设计，决定了CPU的执行效率。理解运算方法，特别是补码的模运算本质和流水线的冒险处理机制，是进行底层硬件设计、驱动开发以及高性能软件优化的关键。掌握

chubaisheng8627的博客 385

基于FPGA的MIPS 架构的CPU设计

设计了一个基于MIPS架构的基本CPU，并能下载到FPGA上。利用所设计的CPU能够执行相应的程序，并能返回正确结果。可以通过在指令中添加空指令的方式来避免指令在流水执行中的数据冲突问题。

【计组实验】P1 logisim完成单周期处理器开发 MIPS指令集

半加器半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。全加器 full adder 用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。判断是否进位的电路或门的使用下面这个电路用来判断是否进位，有3个...

寒泉 4万+

支持异常和中断的CPU verilog设计和仿真代码

支持异常和中断的MIPS单周期CPU、添加cause、epc、status寄存器。支持算术溢出异常和非嵌套中断。支持mtc0、mfc0、eret指令

基于MIPS的32位流水线CPU设计

本设计实现了一个具有标准的32位5级流水线架构的MIPS指令兼容CPU系统。具备常用的五十余条指令，解决了大部分数据相关，结构相关，乘除法的流水化处理等问题

计算机组成原理cpu设计

KX9016是一款具有使用意义的16位复杂指令微处理器系统

基于MIPS指令的单周期CPU

基于MIPS指令的单周期CPU的课程设计，在Xilinx ISE14.6 环境下运行

计组课设：MIPS32 指令系统仿真实现

计组项目说明和要求 1、说明：开发语言：C/C++ 目标计算机：MIPS32 指令系统（已挑选的 17 条指令）。 2、要求：及格：（ 1）完成 MIPS32 指令的取指、译码、计算、访存和写回五个步骤的软件模拟。（2）能够向系统输入机器语言源程序；（2）能够对内部寄存器进行初始化；（3）能够运行程序；（4）能够查看运行结果，能够反映指令的执行过程。备注：不要求图形用户界面。优秀：（1）完成及格档要求的所有任务。（2）能够模拟五段流水线的执行过程；（3）能够解决数据相关的问题；（4）能够反映流水线的执行过程。备注：不要求图形用户界面，不要求解决控制相关问题。

MIPS单周期CPU-组成原理实验-华中科技大学

使用logisim布线完成的MIPS单周期CPU，可支持28条指令。跑马灯的代码已经装入了寄存器，可以直接开启时钟运行。

基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU

用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下。

MIPS单周期CPU的设计——I型指令的设计

一、一些概念 1.单周期CPU 指令周期：CPU从内存取出一条指令并执行这条指令的时间总和。 CPU周期：又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。时钟周期：通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。指令周期>CPU周期>时钟周期。单周期CPU：取出并执行一条指令在一个时钟周期内完成，即一条指令用一个周期。MIPS就是一个单周期CPU。 2.MIPS指令格式和通用寄存器定义 MIPS所有的指令均为32位，MIPS指令的三种