28、数字逻辑概念综述

数字逻辑概念综述

1. 数字逻辑基础

数字逻辑的基本概念围绕着“1”和“0”展开。数字逻辑信号只有两种状态，即高（1）或低（0），也可表述为开或关。不过，高/低、开/关状态的定义在不同逻辑类型中有所不同：
- TTL逻辑 ：高于约2.4V为高电平，低于0.8V为低电平，两者之间为未定义区域。
- CMOS逻辑（工作在5V） ：高于2.5V为高电平，低于2.5V为低电平。
- RS - 232信号 ：来自PC的COM端口，高电平高于+3V，低电平低于 - 3V。
- 电流环接口（如MIDI信号） ：无电流流动为高电平，有电流流动为低电平。
- 差分逻辑 ：通过两个信号来定义高/低状态。若一个信号电压高于另一个，则结果为高；反之则为低；若两者相同，信号状态未定义。

数字信号有时也用真/有效和假/无效来描述，且真/有效和假/无效状态可定义为高或低。在微处理器中，低电平为真/有效的信号很常见。

高电平信号通常能向连接的设备提供电流，而低电平信号则从连接设备吸收电流。典型的数字逻辑电路在高电平状态下不能吸收电流，在低电平状态下不能提供电流。若两个输出连接在一起，一个为低电平，另一个为高电平，输出将不确定。这种情况称为输出竞争或总线竞争，是无效的设计做法。

部分数字设备在低电平状态下能吸收电流，但在高电平状态下不提供电流。对于双极型逻辑（如TTL），这类输出称为集电极开路；对于CMOS逻辑，称为漏极开路。集电极开路/漏极开路输出可连接在