Tiliqua项目中基于PSRAM的延迟线优化方案
在数字音频处理系统中，延迟线(DelayLine)是一个基础且重要的组件，它能够存储和延迟音频信号，广泛应用于混响、回声等效果处理。Tiliqua项目团队近期针对FPGA资源优化问题，提出并实现了一种创新的延迟线设计方案，将存储介质从DPRAM迁移至PSRAM，显著提升了系统资源利用率。
传统方案的局限性
在原始实现中，延迟线完全依赖FPGA的分布式RAM(DPRAM)作为存储介质。这种设计存在明显的资源瓶颈问题：在polysyn示例中，仅延迟线就消耗了40%的DPRAM资源。随着音频处理通道数量的增加，这种资源占用会迅速耗尽FPGA的存储资源，限制了系统的扩展性。
新型架构设计
团队提出的优化方案采用了分层存储架构：
- 主存储介质迁移：将大量数据存储在外部PSRAM中，充分利用其大容量特性
- 缓存加速层：引入L2缓存机制，减少对PSRAM的直接访问
- 读写分离设计：采用DelayLineWriter和DelayLineTap组件，实现单写入多读取的典型延迟线使用模式
这种架构显著降低了FPGA内部存储资源的压力，同时保持了足够的性能表现。初步测试显示，两个带有2个抽头的PSRAM延迟线仅消耗约10%的总内存带宽。
关键技术挑战与解决方案
实现这一架构面临几个关键技术挑战：
- PSRAM访问延迟：外部存储的高延迟特性会影响实时音频处理的性能。解决方案是设计高效的预取机制和多级缓存。
- 内存带宽优化：当前WishboneL2Cache仅支持单字填充，内存带宽利用率低。团队正在开发突发读取(burst read)支持，这将大幅提升内存访问效率。
- 数据一致性：在多抽头读取场景下，需要确保各个读取端口获取一致的数据视图。
实现进展与效果
目前核心功能已经实现并合并到主分支，包括：
- PSRAM基础访问支持
- 延迟线读写组件分离
- 基本缓存机制
测试用例展示了如何使用两个PSRAM延迟线构建乒乓延迟效果，验证了方案的可行性。性能分析表明，在现有实现下系统已有不错的响应能力，而待完成的突发读取优化将进一步提升性能。
未来优化方向
团队计划从以下几个方向继续优化：
- 完善缓存突发传输：实现WishboneL2Cache的突发读取支持，提高内存带宽利用率
- 智能预取策略：根据音频数据访问模式设计更高效的预取算法
- 资源动态分配：开发可根据系统负载动态调整的缓存管理策略
这种基于外部存储的延迟线设计方案不仅解决了FPGA资源瓶颈问题，还为更复杂的音频处理系统铺平了道路，使支持更多通道、更长延迟时间的音频效果处理成为可能。
创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考
