从零开始：使用Tessent 2019.2为门级网表插入Scan Chain的完整流程-优快云博客

从零开始：使用Tessent 2019.2为门级网表插入Scan Chain的完整流程

在当今高度复杂的芯片设计中，可测试性设计（DFT）已成为不可或缺的一环。作为DFT的核心技术之一，扫描链（Scan Chain）的插入直接关系到芯片的可测试性和良率。本文将详细介绍如何使用Tessent 2019.2版本为门级网表插入扫描链的完整流程，特别针对该版本特有的指令和配置进行深入解析。

1. 环境准备与设计初始化

在开始扫描链插入前，必须确保设计环境配置正确。Tessent 2019.2对库文件和设计数据的加载有特定要求：

# 启动Tessent Shell并设置DFT上下文
/tools/mentor/tessent/tessent-2019.2/bin/tessent -shell
set_context dft -scan -design_id gate_level

关键注意事项：

必须使用-design_id gate_level明确指定门级设计标识
2019.2版本推荐使用-legacy参数兼容旧版脚本

1.1 文件加载与设计检查

加载设计文件时需特别注意文件顺序和版本兼容性：

# 读取单元库（注意顺序：基础库优先）
read_cell_library ../library/adk.tcelllib
read_cell_library ../library/ram.lib

# 加载门级网表（Verilog格式）
read_verilog ../synth/cpu_top_synthesized.vg
set_current_design cpu_top

版本差异提示：

2019.2版本新增-allow_blackbox