Gdadiao123的博客

片内存储器是基于FPGA的嵌入系统中最简单的存储器。因为存储是在FPGA内部完成的，电路板上无需外部连线。FPGA的片内存储器可以根据需求定义存储器的大小、位宽、种类、及特殊的片内存储器特性，如DDR模式等。片内存储器在基于FPGA的嵌入式系统的存储器中具有最高吞吐量和最低反应延时。它的反应延时通常仅为一个时钟周期。通过流水线操作访问存储器，可以使吞吐量达到每个时钟周期进行一次数据处理。

DDR2接口主要实现用户数据和实际物理接口之间的连接，实现对大容量数据进行高速缓存。处理高低速传输问题。首先要了解DDR2工作原理，熟悉所连接的内存颗粒说明书了解适用范围，产生适合硬件的DDR2 IP核源文件，查阅DOC下的内核说明书，了解内核内容结构，然后做出相应的改动，如时钟匹配，需匹配为生成核时工作时钟，针对用户的接口除了时钟之外，主要有三部分接口组成，它们分别是地址命令产生器，写数

这是我学习的芯片MT47H16M16BG-5E：配置如下：Configuration  16 Meg x 16 (4 Meg x 16 x 4) 16M16FBGA Package Lead-Free   84-ball FBGA (8mm x 14)mm  BGTiming – Cycle Time    5.0ns @ CL = 3 (DDR2-400) -5E

DDR2 SDRAM指令（1）所有DDR2 SDRAM指令均是在CKE为上升沿的时候，由CS#,RAS#,CAS#,WE#的状态定义的。DDR2 SDRAM指令的真值表如下：（2）在同一块bank中的状态转换如下表：（此时CKE一直保持高电平）a,现在状态的定义：Ilde：bank完成了precharge且tRP被满足。Row Active：在该bank

DDR3 地址线       DDR3为减少地址线，把地址线分为行地址线和列地址线，在硬件上是同一组地址线；地址线和列地址线是分时复用的，即地址要分两次送出，先送出行地址，再送出列地址。       一般来说列地址线是10位，及A0...A9；行地址线数量根据内存大小，BANK数目，数据线位宽等决定(感觉也应该是行地址决定其他) ;BANK       bank是存储库的意思，也就是说，一块内存内...

转自：https://blog.youkuaiyun.com/njuitjf/article/details/18360741首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。   DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们...