protel99SE - 多张原理图生成一张总网表的方法

最新推荐文章于 2024-10-09 16:06:46 发布
原创 最新推荐文章于 2024-10-09 16:06:46 发布 · 6.4k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#protel99se

本文介绍如何使用Protel99SE将多张原理图整合生成一张总网表的方法。主要包括：通过放置原理图符号并绑定文件名；确保所有原理图已打开；创建总网表并导入PCB设计。
部署运行你感兴趣的模型镜像

protel99SE - 多张原理图生成一张总网表的方法

1. 新建一张原理图，点击"PlaceSheetSymbol"放置一个原理图符号，然后右击选其“proterties”,在filename     一栏输入你准备与之绑定的原理图文件名.确定ok.
   依此类推...,直到把全部的原理图与每一个放置的原理图符号绑定完为止。最后保存。

2. 打开全部的原理图(否则导入PCB时不能生成网络,只有元器件).

3. 打开"Design"菜单下的“Creat netlist..."选项，在"sheets to netlist"一栏选择“Active sheet plus    sub sheets".
   然后点击ok，就可生成多张原理图的总网表.

3. 在PCB图设计模式下导入总网表即可


1. 新建一张原理图，点击"PlaceSheetSymbol"放置一个原理图符号，然后右击选其“proterties”,在filename     一栏输入你准备与之绑定的原理图文件名.确定ok.
   依此类推...,直到把全部的原理图与每一个放置的原理图符号绑定完为止。最后保存。

2. 打开全部的原理图(否则导入PCB时不能生成网络,只有元器件).

3. 打开"Design"菜单下的“Creat netlist..."选项，在"sheets to netlist"一栏选择“Active sheet plus    sub sheets".
   然后点击ok，就可生成多张原理图的总网表.

3. 在PCB图设计模式下导入总网表即可

您可能感兴趣的与本文相关的镜像

ACE-Step

ACE-Step

音乐合成
ACE-Step

ACE-Step是由中国团队阶跃星辰（StepFun）与ACE Studio联手打造的开源音乐生成模型。 它拥有3.5B参数量，支持快速高质量生成、强可控性和易于拓展的特点。 最厉害的是，它可以生成多种语言的歌曲，包括但不限于中文、英文、日文等19种语言

AD 模块化布局规划
zmyyyyu的博客
03-27 3239
这个里面的交叉选择模式一定要选中， 作用是：在原理图里选的器件在PCB中会有相应的器件被选中 CTRL + A 全选 按快捷键MS可以整体移动PCB画板的位置 快捷键TC 如果有不知道 的器件就可以通过这个快捷键确定其在原理图的位置 但最好是将PCB 和原理图水平或垂直分布放置，不然可能会出现闪过的现象 按照原理图把所有的模块都分开后，可以看到线很乱，快捷键DC 设置一个电源类，将所有的电源类都加进去 然后在Panels 中执行PCB 会出现这个界面 然后如图所示，隐藏电源的连线，以此来.
3.66 OrCAD中不同的工程文件，怎么输出所需要工程文件的网表？OrCAD中怎么给元器件自定义属性？
嵌入式学习资料的博客
11-25 1220
3.66 OrCAD中不同的工程文件，怎么输出所需要工程文件的网表？OrCAD中怎么给元器件自定义属性？
Protel99SE多张原理图生成一张总网表的方法
01-17
Protel99SE多张原理图生成一张总网表的方法
用PROTEL99SE原理图生成POWERPCB网络表文件的方法
11-02
用PROTEL99SE原理图生成POWERPCB网络表文件的方法，非常实用。是本人工作的总结。
原理图合并中的技巧
momodenglu的博客
06-23 1351
原理图合并中的技巧
Protel 网表定义
qiantuo1234的专栏
11-18 472
元件表： [ C1            //元件名 RB .2/.4   //元件封装 100uf       //元件值                  //3  Empty Lines  for system,or aimed     ] Net 表： ( NetC1_2     //Net name //the below is connect of compon
如何在Protel中画多张原理图（资料整理）
08-04
Protel99SE 多张原理图生成一张总网表的方法 1. 新建一张原理图，点击"PlaceSheetSymbol"放置一个原理图符号，然后右击选其“proterties”，在 filename 一栏输入你准备与之绑定的原理图文件名。确定 ok。依此类推....
创业计划书-案例9_中国展览总网商业计划书
08-25
《创业计划书-案例9_中国展览总网商业计划书》是创业者或企业家制定的一份详细的战略规划，旨在展示一个新项目或业务的概念、目标、市场分析、运营策略以及财务预测。这份文档通常用于吸引投资者、合作伙伴或者向...
中国展览总网商业计划书-精品创业书模板.rar
09-17
【中国展览总网商业计划书】是一份详细阐述如何在中国创建和运营一个全面展览服务平台的文档，它结合了精品创业书模板，旨在为潜在投资者、合作伙伴以及团队成员提供清晰的业务构想、市场分析、运营策略和财务预测。...
案例9_中国展览总网商业计划书-精品创业书模板.rar
09-17
标题"案例9_中国展览总网商业计划书-精品创业书模板.rar"揭示了这个压缩包内容的核心，它包含了一个关于"中国展览总网"的商业计划书，而且是一个高质量的创业书模板。"案例9"可能意味着这是一个系列中的第九个案例，...
PROTEL99SE如何建立层次原理图
03-15
PROTEL99SE如何建立层次原理图
AD9 summer 网络表制图 图文教程
03-12
protel99se在windows7不兼容困扰多人了吧，升级AD（DXP）后原protel熟悉的网络表制图，很多人对之不太熟悉怎样利用其网络表，^_^ 本教程以图文方法用简单的工程文件制作全工程使你轻松学会... ...
立创EDA学习笔记（4）——原理图绘制
热门推荐
Leung的博客
11-25 7万+
一、画布设置 1.1 画布属性 点击空白区可在右边属性面板查看和修改画布属性，或者鼠标右击空白区打开属性弹窗进行修改。画布属性内的参数均可以被自行配置。网格和栅格尺寸单位为像素(pixel)。 1.2 多页原理图 立创EDA一个工程内只支持存在一份原理图，支持多个图页并支持全局网络，创建了多页原理图后将它们通过相同名称的网络标签和网络端口连接起来。目前在立创EDA网络端口和网络标签的作用基本一致，全局有效。 立创EDA暂不支持层次化设计，不支持每页原理图单独转PCB。 比如你在原理图A页和B页均放置了网
protel99多张原理图做成一张PCB
Grant的工作笔记
03-16 9200
多张原理图画成一张PCB，也叫做分层次设计原理图，网上说了很多方法，我这里只总结了最简单的方法： 1.绘制多个原理图SCH文件 2.新建一个总的SCH文件，例如main.sch，执行Design—Create System From Sheet...命令,选择一个SCH文件,回车确认. 这样将之前的一份原理图变成一个图标加入到了main.sch中，重复操作将所有原理图都以图标形式加入进
用PROTEL99SE 布线的基本流程
uunubt的专栏
09-26 2149
<br />用PROTEL99SE 布线的基本流程<br />01 得到正确的原理图和网络表手工更改网络表将一些元<br />   件的固定用脚等原理图上没有的焊盘定义到与它相通的网<br />   络上没任何物理连接的可定义到地或保护地等<br />02 画出自己定义的非标准器件的封装库<br />03 画上禁止布线层含中间的镂空等在需要放置固定孔的<br />   地方放上适当大小的焊盘对于3mm的螺丝可用<br />   6.5~8mm的外径和3.2~3.5mm 内径的焊盘对于标准板可<br />  
一、生成网络表--create Netlist
weixin_30469895的博客
12-14 2735
Orcad Capture原理图篇 一、生成网络表--create Netlist 1、操作： 　　.dsn文件--Tools--create Netlist 　　出现如下对话框--默认不进行更改--点击确定 　　在此过程中若没有出现中断--则表示已经生成网络表成功--会出现如下三个文件 　　正常情况下生成的网络表是一个文件夹的模式，会在dsn的文件夹里生成一个子文...
PCB生成网络
CJreey的博客
10-09 2228
很多时候，会遇到没有网络的PCB图。需要生成网络，才方便后续更改。下面以Altium Designer16为例，按步说明如何利用软件自动生成网络。
Protel 99 SE 的坑
pang9998的博客
04-28 1万+
作为一个电子爱好者，以前画电路图基本都是用笔在草稿纸上面直接画出电路图，然后焊板子~ 呵呵，有点简单粗暴，这样做的好处就是比较顺手，没那么多限制，但是EDA还是有必要学一下的，思来想去，还是学学Protel 99 se吧，第一次接触，各种懵比，还犯了许多低级错误，以及系统不兼容的坑，苦逼了... >>>坑1:添加元件库 添加元件库：add/Remove 选择sch路径点击ddb文件-add
vivado生成综合后edif网表
最新发布
09-16
<think> 首先，用户的问题是关于在Vivado中生成综合后EDIF网表的方法。用户明确说：“我想查找在Vivado中生成综合后EDIF网表的方法 请问Vivado如何生成综合后的EDIF网表”。 从系统级指令中，我需要： - 所有行内数学表达式必须使用$...$格式。 - 独立公式必须使用$$...$$格式并单独成段。 - LaTeX语法正确。 - 使用中文回答。 - 生成相关问题。 - 在回答中引用的段落末尾自然地添加引用标识，例如：[^1]。 用户提供了三个引用： - 引用[1]：关于从总网表中提取子模块网表。 - 引用[2]：关于生成edif网表的方法，包括是否包含Xilinx IP。 - 引用[3]：类似引用[2]，提供生成edif的tcl命令。 用户说引用仅供参考，不是真正需求，但我需要参考用户上一次的问题和我的回答。回顾上下文： - 这是会话的一部分，但之前的消息中，用户似乎是第一次问这个问题，因为系统指令提到了“用户上一次的问题和你的回答”，但在这个会话中，用户上一次的问题可能是隐含的。 - 在用户消息的末尾，用户说：“我想查找在Vivado中生成综合后EDIF网表的方法...”，所以核心需求是生成EDIF网表的方法。 从引用中提取关键信息： - 生成EDIF网表使用`write_edif` Tcl命令。 - 如果模块不含Xilinx IP，使用`write_edif <filename>.edf`。 - 如果包含Xilinx IP，使用`write_edif -security_mode all <filename>.edif`。 - 需要先在Vivado中打开综合设计（Open Synthesized Design）。 步骤总结： 1. 打开综合设计：在Vivado中综合完成后，点击“Open Synthesized Design”。 2. 打开Tcl Console。 3. 根据是否包含Xilinx IP，选择合适的命令： - 无IP：`write_edif <filename>.edf` - 有IP：`write_edif -security_mode all <filename>.edif` 4. 路径分隔符使用/，而不是\。 回答结构： - 由于系统指令要求回答结构清晰，帮助用户逐步解决问题。 - 使用中文回答。 - 在末尾生成相关问题。 - 添加引用标识：用户提供了引用[1]、[2]、[3]，所以我应该在相关内容后添加[^1]、[^2]、[^3]。但用户说引用仅供参考，不是真正需求，所以我需要基于引用提供信息，并自然地添加引用。 自然添加引用：在描述方法时，提到基于引用。 完整回答大纲： 1. **介绍方法**：简述如何在Vivado中生成EDIF网表。 2. **详细步骤**：逐步解释过程。 3. **注意事项**：包括是否有IP、路径分隔符等。 4. **生成相关问题**：在最后添加相关问题。 确保没有数学公式，因为用户的问题是关于EDA工具操作的，不涉及数学表达。但还是遵守指令，如果有变量，用$...$。但这里可能没有数学内容。 相关问题生成：基于主题，如优化、常见问题、应用场景。 - 例如： 1. 如何在没有IP的情况下生成EDIF网表？ 2. 生成EDIF网表时如何处理安全模式？ 3. Vivado不同版本中EDIF生成的区别？ 最终回答结构： - 用中文。 - 清晰段落。 - 末尾添加“相关问题”。 </think> ### 在Vivado中生成综合后EDIF网表的方法 在Vivado设计中，生成综合后的EDIF（Electronic Design Interchange Format）网表是一个关键步骤，常用于IP核保护、设计复用或第三方工具集成。EDIF网表包含逻辑单元的连接信息，但不包含RTL源码。基于您的引用和Vivado标准流程，以下是详细的操作步骤[^1][^2][^3]。整个过程分为准备、生成命令和注意事项三部分，确保操作真实可靠。 #### 步骤1: 准备综合设计 - 首先，在Vivado中完成主设计的综合（Synthesis）。确保综合成功无错误。 - 综合完成后，在左侧导航栏中点击 **“Open Synthesized Design”**（打开综合设计）。这一步必须在生成EDIF网表前执行，因为它加载了当前设计的网表视图[^1][^3]。 - Vivado会自动切换到“Synthesized Design”视图。之后，打开底部的 **“Tcl Console”**（Tcl控制台），所有命令将在这里输入。 #### 步骤2: 生成EDIF网表 根据设计中是否包含Xilinx IP核，选择适当的Tcl命令。以下是核心命令格式： - **如果不包含Xilinx IP核**：直接使用`write_edif`命令生成EDIF文件。例如，要将网表保存到当前项目目录下的`fpga_top.edf`文件： ```tcl write_edif fpga_top.edf ``` 或指定完整路径（使用正斜杠`/`作为路径分隔符）： ```tcl write_edif E:/FPGA_PRJ/fpga_top.edf ``` 这将生成一个`.edf`文件，包含基本逻辑单元（如LUT、FDCE）的连接信息[^2][^3]。 - **如果包含Xilinx IP核**：必须添加`-security_mode all`选项来保护IP核安全。例如，生成`top_module.edif`文件： ```tcl write_edif -security_mode all top_module.edif ``` 或带路径： ```tcl write_edif -security_mode all D:/designs/top_module.edif ``` 该选项确保IP核以加密形式导出，防止未授权访问[^2][^3]。 命令执行后，Vivado会在指定位置生成EDIF文件（扩展名为`.edf`或`.edif`）。您可以在文件系统中查看网表内容（它包含硬件描述而非源码）。 #### 步骤3: 注意事项和常见问题 - **路径分隔符**：始终使用正斜杠`/`（如`E:/FPGA_PRJ/`），而不是反斜杠`\`，否则命令会出错[^3]。 - **IP核版本兼容性**：如果总网表来自不同Vivado版本，生成的IP核网表名称可能不一致（例如，Vivado 2023的RAM IP可能命名为`XXX_blk_mem_gen_v8_4_6.edif`，而Vivado 2019为`XXX_blk_mem_gen_v8_4_2.edif`）。需确保导入时文件名与模块名匹配[^1]。 - **错误处理**：如果命令失败，检查综合是否完成或路径是否正确。生成后，验证网表文件是否可导入其他工程（如通过拖放至“Design Sources”栏）。 - **性能优化**：对于大型设计，生成EDIF网表通常快速（秒级），但涉及IP核时可能稍慢；避免在综合过程中间操作[^1][^2]。 这个方法基于Vivado的标准Tcl命令，适用于大多数设计场景。如果您需要提取子模块网表（如引用[1]所述），可使用`write_edif -cell <路径>`变体，但核心流程相同[^1]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值