问题记录：PS端往DDR3输入数据,PL端读出却是错误的

于 2024-06-08 20:14:43 发布
阅读量593 收藏
点赞数 2
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/footprintk/article/details/139550641
版权

今天遇到一个问题，PS端往DDR3输入数据,PL端读出却是错误的。因为ZYNQ7020是双核，正常的HELLO world模板没有禁用CASHE，使用调试窗口可以发现CPU0/1相同地址的数据是不一样的，此时假如SDK使用CPU0往DDR3中填入数据，其实是存入了CASHE，也只改变了CPU0下的该地址的数据，而PL端读取的却是CPU1的数据。反之同理，PS也不能正确读PL存入的。

解决方法：要么使用hello world模板时用函数手动禁用cashe，或者使用memory test模板，后者在初始化时帮你禁用了。更换完以后读取就正确了

footprintk
关注
ZYNQ--PL读写PS端DDR数据
baidu_34971492的博客
04-23 3343
PoE技术的工作原理是在供电设备和接收设备之间进行电力传输的协商，以确保安全可靠的供电。同时，PoE技术还具有一定的电力保护功能，可以在电力超载或短路时自动停止供电，保护设备的安全。PoE供电系统的主要供电特性参数包括电压（典型值为48V）、允许最大电流（550mA）、典型工作电流（10到350mA），以及为供电设备提供的功率等级（最大不超过13W）。PoE供电（Power over Ethernet）是一种技术，它允许通过现有的以太网电缆为设备提供电力，同时该电缆也用于数据的传输。
zynq PS端向PL端的DDR3读写数据
热门推荐
yanxiaopan的博客
06-08 2万+
参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的，在vivado中如下所示：其中mig的配置比较复杂，具体参考文档在如下下载页中下载：https://download.youkuaiyun.com/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示：#include &l...
PL读不到PS写入DDR的数据
蒋楼丶的博客
05-24 1994
（按已知的信息，CPU1会不使能L2 Cache）。CPU1往DDR中写数据后用。把CPU1中的相关代码放到CPU0中运行，PL能读到DDR中的相关数据。初步分析可能与L2 Cache有关，具体原因暂不明，欢迎留言指导。函数将数据回写到DDR，但是随后PL在DDR中读不到相关数据。设置，将L2 Cache等分给两个CPU使用。CPU0的L2设置默认，CPU1设置。平台：ZYNQ7020。
fpga ddr3读写数据相关问题
qq_45727248的博客
10-14 637
ddr3写入数据时会有掩码，写入的数据有效必须要有掩码。没有掩码会导致数据写入失败。
FPGA基础知识21(PL控制PS端DDR的设计)
时间的诗
05-20 1万+
来自：http://www.eefocus.com/antaur/blog/17-08/423773_0818c.html0.引言构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互...
ti css 仿真读的数据错,DDR3 MIG仿真读操作数据错误
weixin_39971132的博客
08-03 611
Hi Xilinx专家，我在仿真DDR3的MIG时，发现读状态的数据有时正确有时错误。正确的情况下：我的地址app_addr = 00, 08, 10, 18, 20, 28, ......写入DDR3的数据app_wdf_data = 00010001, 00020002, 00030003, 00040004, 00050005, 00060006, ......在正确的情况下，读出的数据如上...
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果...线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。
ps读写ddr3里面的数据 zynq_zedboard如何从PL端控制DDR读写(七)
weixin_30189297的博客
02-28 2679
前面已经详细介绍了从PL端如何用AXI总线去控制DDR的读写，并且从AXI_BRESP的返回值来看，我们也是成功写入了的。但是没有通过别的方式来验证写入的数据的话，总是感觉差了点什么。今天试了一把从PS端直接读取DDR里面的数据，刚好跟PL端写入的一样，这下可以放心的认为我们写入成功了。还是跟前面说的一样，在SDK里面使用hello world的模版就可以了。1、DDR3的地址在mem_demo_...
PL读写DDR3 实现PS和PL间的数据交互 代码分析
曾立文的博客
02-13 5360
本文是PL读写DDR3 实现PS和PL间的数据交互的继续，深入分析其代码。 首先分析基本要求，或者需求分析，然后代码分析，这个代码是上文中利用vivado 2018.2 自动生成的，也许做了一点修改比如注释。然后对代码分段分析，我想使用这些代码，所以必须分析弄懂。 还在继续学习中，如果有什么问题，大家一起讨论，若有更明白说法的地方请赐教。 需求分析 要想PL访问板上的DDR3存储器，必须...
ddr传输 pl ps_PS/PL之间的数据交互办法
weixin_31661121的博客
01-14 1811
01概述MPSoC是Xilinx基于16nm工艺推出的异构计算平台，由于灵活、稳定，在业界得到了广泛的使用。异构计算是一个比较新的领域，需要协调硬件设计、逻辑设计、软件设计，对工程师的要求很高。实际设计过程中，很多工程师对实现PS/PL之间的数据交互感到头疼。本文将介绍主要的PS/PL之间的数据交互办法。02MPSoCPS/PL之间的数据通路在开始之前，首先简要介绍PS/PL之间的数据通路，请参考...
Zynq7000系列 PSPL交互之DDR数据读取正确性问题
最新发布
weixin_62355917的博客
12-27 813
PSPL交互处理时遇到的cache和DDR数据内容不一致导致读取数据错误的问题
57.DDR3的系统时钟编译错误
weixin_30784945的博客
01-20 507
错误：Xst:2033 - Port I of Input buffer ddr3_mig/memc3_infrastructure_inst/se_input_clk.u_ibufg_sys_clk is connected to GND 意思是输入缓冲器的端口接地了，在u_ibufg_sys_clk例化中的时钟接地。原因是多时钟驱动，屏蔽掉一个就可以了。 转载于:https:...
[求助] 关于DDR3的读写操作，看看我的流程对吗？
weixin_34247155的博客
12-01 398
[求助] 关于DDR3的读写操作，看看我的流程对吗？ 最近简单调了一下KC705开发板上面的DDR3，型号是MT8JTF12864HZ-1G6；有时候加载程序后，发现读出数据不是写进去的，在这将我的操作思路说下，有弄过的说说哪块有问题：1.ip核的sys_clk_i给400M时钟，clk_ref_i给200M时钟；app_wdf_mask全为0；app_sr_req,ap...
ZYNQ的PL控制PS的DDR
qq_42712308的博客
10-20 6930
本次工程是用PL端控制PS的DDR，下面是一些过程 1. 创建一个ZYNQ核 选择高速互联总线，因为DDR速率比较快，所以PS与PL端的交互，我们选择HP，高速AXI连接，位宽选择32，和DDR位宽保持一致即可 2. 勾选Enable DDR，选中DDR的型号，还有Width，我选的是32，可以根据个人情况进行选择，其他都是默认的，点击确定 3. 我们设置的HP端口是AXI3的端口，我们要使用的是AXI4，所以我们需要一个AXI互联桥把AXI3转成AXI4，我们在IP添加的一栏中搜索：AXI
zynq tcp如何从网口发数据_ZYNQ_PL与PS的DDR交互
weixin_39658900的博客
12-11 1698
ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。1.实验目的PL端通过AXI协议访问PS端的DDR内存，其中包括往DDR写数据，以及读取DDR内部的数据。图 1 实验框图2.如何实现看起来实验目的很简单，但是对于像我这样的初学者而言那还是有很多的问题的。例如：1.芯片内部硬件怎么...
PS端DDR全地址读写（指针操作）
m0_46454182的博客
11-09 572
【代码】PS端DDR全地址读写（指针操作）
【ZYNQ-7000开发之六】使用PS控制DDR3的读写
RZJMPB的博客
12-25 1万+
本编文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是学习的过程吧。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本：Vivado 2015.2 Xilinx SDK
vertex系列芯片和zynq系列芯片结构的异同_使用ZYNQ实现复杂嵌入式系统，真的好用！...
weixin_39682412的博客
11-26 507
[导读] 基于ZYNQ实现复杂嵌入式系统非常便利，其应用领域也越来越广泛，本文来从对ZYNQ芯片架构的理解来谈谈个人体会。俯瞰zynqZYNQ主要由两大部分组成：处理系统PS(Processing System)：上图左上部分即是PS部分，包括：同构双核ARM Cortex A9的对称多处理器 (Symmetric Multi-Processing，SMP)丰富的外设，2×SPI，2×...
ZYNQ 7020 FPGA DDR3
qq_39455093的博客
07-14 1万+
ZYNQ 7020 FPGA DDR3ZYNQ是FPGA+双核ARM的架构 ZYNQ是FPGA+双核ARM的架构 最近我需要用到ZYNQ来做东西，但是网上看见到的开发板在FPGA部分没有没有挂DDR3,只能结合自己以前的经验和现有的资料，摸索一下。本文分为两部分： 1. zynq的FPGA部分怎么加上两片ddr3，引脚分配，时钟等。 2. 如何测试，验证PCB效果。 注意下面的FPGA Part和速度等级，确保选择的是自己使用的芯片，之后选择下一步。 |:-----------------------
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值