Xilinx ISE错误[NgdBuild 455] :logical net ‘R_OUT‘ has multiple driver(s).

最新推荐文章于 2023-06-27 14:57:20 发布

懿恒

最新推荐文章于 2023-06-27 14:57:20 发布

阅读量2.3k

点赞数

文章标签： cpld fpga/cpld

本文链接：https://blog.youkuaiyun.com/fn_58/article/details/108401292

版权

Xilinx ISE错误[NgdBuild 455] : logical net ‘R_OUT’ has multiple driver(s).

初次使用Xilinx ISE,遇到很多问题，首次记录下错误[NgdBuild 455] : logical net has multiple drivers.

解决办法：将前面的走线删除、并重新布线，重新编译即可消除错误。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

懿恒

关注关注

0
点赞
踩
3

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

NgdBuild:604 XPS和ISE中调用官方IP核后报错解决

liujianing1992的博客

06-17

1488

NgdBuild:604 XPS和ISE中调用官方IP核后报错解决 ISE中调用嵌入式模块时，如果模块内部调用过官方IP核（代码不全是自己编写），则需要在调用模块前添加指向语句。原因是官方IP核是内部保密的，XST编译时仅生成ngc网表文件，调用时也要包含网表文件，个别软件由于版本问题，不能自动复制低层次网表文件时即会出现NgdBuild:604 error。 ISE中导入NGC文件以下是官方推荐的导入NGC文件的解决办法： VHDL: attribute box_type : string; attri

455 分法饼干

liupc的学习笔记

03-06

273

点击此处返回总目录【题目】【分析】贪心法。尽量将小饼干先发出去。 ...

1 条评论您还未登录，请先登录后发表或查看评论

Net GND_tri (in view: work.flash(verilog)) has multiple drivers

随喜读书会的博客

11-12

2811

问题：使用Libero时，每个模块单独检查语法结果都是successful，但是综合过程总是报错：Net GND_tri (in view: work.flash(verilog)) has multiple drivers。原因：关键词是multiple drivers。同一个变量，在不同的always 或者assign中被赋值，造成冲突。这在Verilog语言中是不被允许的。尤其是在复制一段代码之后，漏掉要修改的变量名，很容易导致这个问题。解决方法：检查代码，将重复赋值的变量都修正即

Verilog报错：NET counter[#] has multiple drivers:counter_reg[*]_0, and counter_reg_[**]

weixin_45041054的博客

06-27

650

Verilog报错：NET counter[#] has multiple drivers:counter_reg[*]_0, and counter_reg_[**]

Vivado综合报multi-driven nets的错误的解决方法

热门推荐

坚持

05-24

5万+

这个错误是因为对于同一个信号，在不同的地方给它赋值。比如在两个always块中给同一个信号赋值。但是要注意，综合报错的位置不一定是错误赋值的位置，追踪定位这个错误的方法：1：在整个工程文件中，搜索出现多驱动的信号，详细对照这个信号的赋值情况2：直接生产RTL Schematic, 通过生产的电路图，查看是否有多驱动的情况出现...

vivado综合出现“...has multiple drivers”

weixin_53938107的博客

08-02

4407

vivado综合出现“...has multiple drivers”

VIVADO综合时报错 : has multiple drivers

qq_40328241的博客

01-03

1万+

错误分析：关键词是multiple drivers。同一个变量，在不同的always 或者assign中被赋值，造成冲突。这在Verilog语言中是不被允许的。尤其是在复制一段代码之后，漏掉要修改的变量名，很容易导致这个问题。不可综合语句——在多个always块中对同一变量赋值原因探究：寄存器输入端是由触发器组成的，用两个always块这个寄存器进行赋值，无论其中经过了怎样的条件判断，最终结果毫无疑问是将两个相独立的触发信号连在了寄存器的CLK端上，一端口接入两信号，这显然已经不是一个符合标准的数字逻辑

xilinx_ISE_9.1_cn.rar_ISE_ISE 9.1 _xilinx ISE9.1_xilinx_ISE_9.1_

09-24

ISE 9.1包含了众多功能强大的工具，如Synplify Pro用于逻辑综合，XST用于硬件描述语言（HDL）到门级网表的转化，NgDBuild和Map用于布局布线，Par则负责时序优化，而Bitgen则用于生成最终的配置文件。这些工具协同...

01_test.rar_NgdBuild:488_fpga_middleol4

09-15

NgdBuild:488是一个特定版本的Xilinx ISE工具的标识，Xilinx ISE是Xilinx公司开发的一个用于设计、仿真和实现FPGA逻辑电路的集成开发环境。这个版本号可能代表了该软件的构建版本，488可能是其内部版本迭代的一部分...

Xilinx ISE 10.1新手必备：从零开始构建你的FPGA项目

[Xilinx ISE](https://opengraph.githubassets.com/2044bf0b9b99e960e07617a27cb74b18169a4e86bec924eeded5280e64d1131e/Satamnigam/Verilog_Xilinx_ise14.7) # 摘要本文详细介绍了ISE 10.1软件工具的安装准备、...

flash_ddr_lcd_gray.rar_ddr_gray_verilog

09-21

在本项目中，"flash_ddr_lcd_gray.rar_ddr_gray_verilog" 主要涉及的是一个在Xilinx ISE平台上设计的数字系统，该系统用于实现24位真彩色图像到灰度图像的转换。这个设计是用Verilog硬件描述语言编写的，这是一种...

FPGA中DDR3编译常见问题及处理方式

08-19

FPGA编码中，ISE使用DDR3的IP核时，常见编译错误及处理方式。有如下的错误：ERROR:ngdbuild:770、ERROR:ngdbuild:924、ERROR:ngdbuild:455、ERROR:bitgen:342、ERROR:LIT:693、ERROR:place:1500

ChipScope Pro Inserter - "ERROR:NgdBuild:924 - bidirect pad net '<oDRAM0_A>' is driving non-buffer p...

weixin_30734435的博客

01-10

829

解决方案： Using a IOBUF signal as a trigger for the ILA Inserter flow will cause a NGDBuild error. These connections are not allowed in ChipScope Pro Inserter 11.1. SO,the signal should be used as DATA ...

ISE Error:NgdBuild:604解决方法

weixin_42868595的博客

01-18

2163

ISE Error:NgdBuild:604解决方法在使用ISE对一些Vivado下调用的IP进行综合时，有时会出现以下错误: NgdBuild:604 - logical block ‘xx’ with type ‘xx’ could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, or the misspelling of a type name. Symbol ‘xx’ is

解决VIvado编程中遇到的bug I

qq_34895681的博客

02-17

1万+

*解决：**在去掉get_ports {led4_tri_io[0]} 中的 {} 后， bit就能顺利生成了。vivado中同时调用XADC核和DDR3核时，会报错上述错误，这个问题很常见，reg变量被在不同的always模块同时赋值。：将DDR3核中xadc部分设置为disable。

leetcode 455 Assign Cookies

YueLing's Blog

02-01

604

Problem: 给了两个数组g, s。求最多有多少个s中的元素分别>=g中的元素。

DDR时序约束常见的ERROR

qq_40052606的博客

09-16

5078

DDR时序约束常见的ERROR 时钟约束，在约束的模块中未找到定义的变量，这个一般是在IP核例化中出现，需要把原始文件加入到工程中。 ERROR:ConstraintSystem:59 - Constraint <NET “u_hight_pass/sys_clk_ibufg” TNM_NET = “SYS_CLK”;> [src/top.ucf(721)]: NET “u_hight_pass/sys_clk_ibufg” not found. Please verify that:

ISE程序编译报错：this signal is connected to multiple drivers

yundanfengqing_nuc的专栏

09-20

1万+

ISE程序编译的过程中，通常会出现下面的错误： this signal is connected to multiple drivers，虽然有时候瞎猫碰到死耗子给改对了，但是一直不知道为什么，今天在百度的时候终于弄明白了。网友junyangniup给出的解答：“一般这种情况是指你在不同的进程里面同时对同一个寄存器进行了赋值当在不同进程里面对同一个寄存器赋值的时候编译器无法判

ngdbuild455

最新发布

04-15

<think>嗯，用户遇到了Xilinx工具中NgdBuild错误455的问题，需要解决方案。首先，我要回忆一下NgdBuild 455错误的具体含义。根据引用内容，错误描述是“logical net 'h' has multiple driver(s)”，这说明在逻辑网络'h'上有多个驱动源。这种情况通常发生在同一个信号被多个输出端口驱动，比如两个寄存器同时驱动同一个网络。接下来，我需要考虑可能的原因。多个驱动源可能源于设计中的信号被不同模块多次赋值，或者在顶层模块中错误地连接了多个输出到同一个网络。此外，用户可能在实例化模块时重复连接了同一个信号，或者在组合逻辑中出现了竞争条件。然后，根据引用中的信息，用户可能在封装Verilog模块为IP核时遇到了问题，特别是关于IBUF/BUFG的使用。引用[2]提到，如果在子模块中实例化了IBUF/OBUF，禁用这些缓冲器的插入不会从子模块中移除它们。因此，需要检查子模块中是否有手动实例化的输入/输出缓冲器，并将其移到顶层模块，避免重复。解决方案方面，首先要检查代码中所有对'h'网络的驱动源，确保每个信号只有一个驱动。使用EDA工具的综合报告或原理图查看器来定位问题。此外，检查是否有组合逻辑环路或未正确声明的连线，特别是在多个always块中对同一变量赋值的情况。同时，确认IP核或子模块中没有多余的缓冲器实例化，遵循引用[2]的建议将缓冲器移到顶层。还需要考虑设计中的时钟和复位信号是否正确处理，避免意外连接。最后，如果问题仍然存在，可能需要逐层检查模块连接，使用仿真工具验证信号驱动情况，确保逻辑正确性。</think>### NgdBuild错误455解决方案分析 NgdBuild错误455（"logical net has multiple drivers"）表示设计中的某个逻辑网络存在多个驱动源。根据引用[1]的错误描述，例如`logical net 'h' has multiple driver(s): pin Q on block h with type FDR, pin PAD on block h.PAD with type PAD`，具体解决步骤如下： --- #### 1. 定位多重驱动源 - **代码检查**：在Verilog/VHDL代码中搜索报错信号（如`h`），检查是否被多个模块输出驱动。例如： ```verilog // 错误示例：两个模块同时驱动h module A(output h); ... endmodule module B(output h); ... endmodule ``` - **综合工具辅助**：通过Xilinx ISE/Vivado的综合报告（Synthesis Report）或原理图查看器（Schematic Viewer）定位具体网络连接关系[^1]。 --- #### 2. 常见原因与修复方法 | 原因类型 | 错误示例 | 修复方法 | |---------|----------|----------| | **组合逻辑冲突** | 多个`assign`语句或`always`块驱动同一信号 | 合并逻辑或添加优先级控制 | | **寄存器输出冲突** | 两个寄存器输出端连接到同一网络 | 检查寄存器使能条件或重构逻辑 | | **IP核/子模块实例化错误** | 子模块内部实例化IBUF/OBUF导致驱动冲突[^2] | 移除子模块中的缓冲器，统一在顶层实例化 | --- #### 3. 引用[2]关键点应用若错误涉及IBUF/BUFG（如引用[1]中`clk_BUFGP`相关错误）： 1. **移除子模块中的缓冲器**：将子模块内手动添加的`IBUF`/`OBUF`迁移至顶层。 2. **约束文件配置**：在Xilinx约束文件（.xdc）中添加： ```tcl set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets clk_BUFGP] ``` --- #### 4. 验证流程 1. **仿真验证**：使用ModelSim等工具检查信号驱动时序。 2. **增量综合**：修复后重新综合，观察是否消除错误[^1]。 3. **设计规则检查（DRC）**：通过Vivado的`Report DRD`识别剩余冲突。 --- 相关问题