Firas的专栏

From: http://pdos.csail.mit.edu/6.828/2005/readings/i386/s05_01.htm 5.1 Segment TranslationFigure 5-2 shows in more detail how the processor converts a logical address into a linear address.

第2章系统架构概观IA-32架构（从Intel386处理器系列开始）为系统软件提供了额外的支持。这个额外的支持提供多种操作模式，包括：实模式、保护模式、虚拟8086模式和系统管理模式。这些有时被称为“传统模式”。Intel 64 架构支持几乎所有IA-32架构支持的系统编程功能，而且还拓展了一个支持64位编程环境的新的操作模式（IA-32e模式）。IA-32e模式允许软件在

2.2 操作模式IA-32支持三种操作模式和一种准操作模式：保护模式（Protected Mode）——这是IA-32处理器“天生的”操作模式。它提供了丰富的一系列架构特性、灵活性、高性能和对已有软件基础的向后兼容性。实模式（Real Mode）——这个操作模式提供Intel8086处理器的编程环境，但有少量拓展（例如切换到保护模式或系统管理模式的功能）。系统管理模式（System

2.4 内存管理寄存器处理器提供四个内存管理寄存器（GDTR、LDTR、IDTR和TR），它们指定控制段式内存管理的数据结构的位置（见图2-5）。有专门的指令来加载或保存这些寄存器。图2-5 内存管理寄存器2.4.1全局描述符表寄存器（GDTR）GDTR寄存器存放GDT的基础地址（保护模式中32位，IA-32e模式中64位）和16位的表界限。基础地址指的是GDT的字节0的线

第3章  保护模式内存管理本章描述Intel 64和IA-32架构的保护模式内存管理设施，包括物理内存需求、分段机制和分页机制。请见：第5章《保护》（对处理器的保护机制的描述）和第20章《8086仿真》（对实模式和虚拟8086模式下的内存寻址保护的描述）。3.1  内存管理概述IA-32架构的内存管理设施可以被分为两部分：分段和分页。分段提供了隔离每个代码、数据和堆栈模块的机制，从

操作系统从BIOS的int 15h，ax = 0E820h子功能获得64位系统内存表（system memory map）后，需要对可用的内存进行管理，即建立一些数据结构用来记录已用的和空闲的内存，从而为后续的内存的申请使用和释放做准备。　　考虑到内存的空间有限，为了尽量减小内存管理数据结构所占的额外空间，我决定用IA32架构的小页面大小4KB为粒度管理内存。　　由于对内存的申请和释放是随

桌面电脑操作系统开发笔记（2）——系统内存表

翻译自《Intel® 64 and IA-32 Architectures Software Developer Manuals》IA-32系统级寄存器和数据结构：内存管理寄存器：分段和分页：逻辑地址到线性地址的翻译：段选择子：段描述符：全局描述符和局部描述符

翻译自《Intel® 64 and IA-32 Architectures Software Developer Manuals》用32位分页的到一个4KB页面的线性地址翻译用32位分页的到一个4MB页面的线性地址翻译32位分页的CR3和分页结构项的格式分页错误代码：