FPGA的六层电梯控制器Verilog语言（二）

最新推荐文章于 2025-02-08 10:08:16 发布

findone2

最新推荐文章于 2025-02-08 10:08:16 发布

阅读量2.7k

点赞数 1

分类专栏： FPGA Verilog 文章标签： fpga verilog

本文链接：https://blog.youkuaiyun.com/findone2/article/details/107395540

版权

本文详细介绍了基于FPGA的六层电梯控制器设计，利用Verilog语言实现。内容包括基本状态设计，如信号并置处理、有限状态机参数定义、七个状态转换图；模块设计，涵盖电梯主控制器、分频器和数码管译码模块；并提供了多个波形仿真场景，展示电梯在不同请求下的响应行为。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

3设计内容
3.1基本状态设计
1、采用信号并置处理很多输入信号的方式：
always @(call_up_1 or call_up_2 or call_up_3 or call_up_4 or call_up_5)
up_all={1’b0, call_up_5, call_up_4, call_up_3, call_up_2, call_up_1};
//将各下降请求信号实时地合并(1楼为底层,无下降请求,考虑到通用性,将第1位填零)
always @(call_down_2 or call_down_3 or call_down_4 or call_down_5 or call_down_6)
down_all={call_down_6, call_down_5, call_down_4, call_down_3, call_down_2, 1’b0};
//将各停靠请求信号实时地合并
always @(request_1 or request_2 or request_3 or request_4 or request_5 or request_6)
request_all={request_6, request_5, request_4, request_3, request_2, request_1};

2、通过参数定义把信号并置的方法和有限状态机联系起来
parameter WAIT=7’b0000001, UP=7’b0000010, DOWN=7’b0000100, UPSTOP=7’b0001000, DOWNSTOP=7’b0010000, OPENDOOR=7’b0100000, CLOSEDOOR=7’b1000000;
//定义楼层的符号常量
parameterFLOOR1=6’b000001,FLOOR2=6’b000010,FLOOR3=6’b000100, FLOOR4=6’b001000, FLOOR5

最低0.47元/天解锁文章