Look-aside Cache 和 Look-through Cache

最新推荐文章于 2023-08-04 13:14:42 发布
原创 最新推荐文章于 2023-08-04 13:14:42 发布 · 2.5k 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文探讨了CPU如何从缓存和主内存获取数据的两种策略：LookAside和LookThrough。当CPU请求内存时，如果数据存在于缓存中，则立即返回；若不在缓存中，则查询主内存。这一过程对于提升数据访问效率至关重要。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Look Aside

CPU requests memory from cache and main memory simultaneously. If the data is in the cache then it is returned, otherwise the CPU waits for the data from the main memory.

Look Through

CPU request memory from the cache. Only if the data is not present is the main memory queried.
  




what is cache aside and cache through
Tech in Pieces
10-20 209
cache aside: cache through:
Redis-缓存一致性，缓存穿透，缓存击穿，缓存雪崩
paccpjsystematic的博客
08-06 204
缓存问题 一致性 在使用缓存的过程中往往会由于不正确的使用方式，导致缓存和后端数据库数据不一致。但是并不是一定需要强一致性，需要根据业务场景来判断，缓存共有多种使用模式，常用三种 Cache Aside Pattern, Cache Through Pattern 和 Cache Back Pattern(具体介绍可以参考这篇文章Things You Should Know About Database Caching)。 在缓存+数据库的架构中，缓存和数据库的操作总
【我所認知的BIOS】-->Cache(2)
肢解BIOS
12-07 5334
 【我所認知的BIOS】-->Cache(2)LightSeed  2009-12-7紧接上一篇，go on。。。5、Level 2 cache5.1 L2的优点（从此节往下，我都是拿486 CPU来做例子说明。）关于L1的介绍，我想就不用多说了，它就是在CPU的内部，比较小的一个cache。在486的的CPU上引入了Level 2 cache的概念。那么我们就来看
Memcache与并发
u011541325的博客
11-11 529
memecache是facebook的一个缓存中间件，称为后来系统设计缓存的一个参考。
memcached缓存系统
smartlxh
09-02 302
memcached作为缓存系统 基本模型 如图，FE表示front server(如web server) Read:前端server向memcache请求数据 如果命中则直接返回数据 如果数据在memcache中miss，则前段server会自己向后端db请求数据，然后再将返回的数据set到memcache中 Write:前段server向db发送写请求，然后从memcache中delete(k),将更新的数据删除掉 问题 这边有个问题就是为什么在读数据miss的时候，不由memcache来向db请
Memcache论文总结——Lec16
qq_40229166的博客
04-05 709
Scaling Memcache at Facebook论文分析总结，6.824 Lec16课程
深入浅出DPDK学习笔记（3）——— Cache和内存
superbfly的专栏
10-20 2887
深入浅出DPDK学习笔记（3）——— Cache和内存系统架构的演进Cache系统简介Cache的种类TLB CacheCache地址映射和变换全关联型Cache直接关联型Cache组关联型CacheCache的写策略Cache预取Cache的预取原理软件预取软件预取指令DPDK中的预取Cache一致性Cache Line对齐Cache一致性问题的由来一致性协议MESI协议DPDK如何保证Cache一致性TLB和大页逻辑地址到物理地址的转换TLB使用大页如何激活大页DDIONUMA系统 系统架构的演进 在经
Page table, TLB, Cache简介(x86)
铁匠的七寸宫
12-31 6066
分页模型 以x86为例, intel的处理器的分页单元处理4kB的页, 32位的线性地址(虚拟地址)被分为3个域:      -Directory, 目录, 最高10位      -Table, 页表, 中间10位      -Offset, 偏移, 低12位      -正在使用的页目录的地址放在控制寄存器CR3中, directory字段决定页目录中的目录项, 而ta
ARM的CACHE原理(转)
xyjikl
11-14 1590
对大量典型程序运行情况的分析结果表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。指令地址的分布本来就是连 续的，再加上循环程序段和子程序段要重复执行多次。 Cache的工作原理是基于程序访问的局部性。  对大量典型程序运行情况的分析结果表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。指令地址
Cache 作用以及在在微处理机中的位置
jack.A!!en
10-13 1787
前言 虽然CPU主频的提升会带动系统性能的改善，但系统性能的提高不仅仅取决于CPU，还与系统架构、指令结构、信息在各个部件之间的传送速度及存储部件的存取速度等因素有关，特别是与CPU/内存之间的存取速度有关。 若CPU工作速度较高，但内存存取速度相对较低，则造成CPU等待，降低处理速度，浪费CPU的能力。 如500MHz的PⅢ，一次指令执行时间为2ns,与其相配的内存（SDRAM）存取
Interlaken_v1.2协议理解.pdf
06-25
在翻译Interlaken和Interlaken-Look-Aside标准协议基础上加上个人理解，适合想了解Interface协议的设计人员或者软件人员
Interlaken_Look_Aside_Protocol_Definition_v1.0.pdf
12-31
Interlaken LA 的说明文档， 提供给需要的人
嵌入式系统硬件设计-接口
06-18
- **旁路读出式**（Look Aside）：先检查Cache再读取DRAM。 - **CACHE写**： - **写通式**（Write Through）：数据同时写入Cache和DRAM。 - **回写式**（Copy Back）：只写入Cache，待更新时才写回DRAM。 #### ...
Cache简介
进击的小怪兽
12-14 5801
1. Cache         Cache一词来源于法语，其原意是“藏匿处，隐秘的地方”，而自从被应用于计算机科学之后，就已经成为了英语中的一个计算机体系结构专有名词。         Sun Microsystems的前首席科学家Billy Joy，作为BSD unix，csh，vi，NFS，java，TCP/IP等的发明者，他曾经说过，在计算机科学领域，如果没有了Cache的发明，其他
缓存更新策略概览（Caching Strategies Overview）
阿哥的专栏
07-06 996
缓存是一种用于更快数据检索的数据存储技术。从某种意义上说，它比从其主存储（如数据库）获取数据更快。为了实现这一点，我们通常缓存频繁请求或计算的数据。现在，让我们仔细看看可能需要考虑的不同缓存策略。请记住，每个应用程序的需求都是不同的，您应该据此选择缓存策略。旁路缓存 策略Cache-Aside Strategy（旁路缓存 策略）是使用最广泛的缓存策略之一。该策略背后的主要思想是，仅当应用程序请求对象时，才将对象存储在缓存中。 Cache-Aside（旁路缓存）的基本流程如下：Read-Through C
读写分离场景下的缓存一致性问题
m0_73311735的博客
08-04 135
对于一些并发较高，且读多写少的场景，为了提高性能，降低DB压力，大家肯定会想到缓存，这也是我们最常见的提高并发能力的手段；还有就是DB的读写分离，将一些对实时性没有这么高的请求，分流到从库，降低主库的压力。对于大部分的业务场景来说，使用缓存就足够了（可能在业务发展初期，缓存都没有太大必要）。但是随着业务的发展，请求在经过缓存过滤了一层之后，DB主库负载还是很高，那么可能会再上读写分离，来分流请求。那么问题来了，这时候如果你的缓存是使用懒加载的模式，那么就很有可能会遇到缓存一致性的问题。
高速硬件接口
Herok
06-24 2530
DLM: dual-lane modules, 是双差分收和发对接口,共有4对差分总线,收和发各两对, 可以复用的总线: sgmii, qsgmii, rxaui,pcie,sata. QLM: quad-lane modules, 是4差分收和发对接口,共有8对差分总线,收和发各4对, 可以复用的总线: sgmii, xaui, dxaui,rxaui, KR,XFI,pcie,ILA,ILK,XLAUI . SGMII:1.25Gbps波特率/差分对, 1Gbps数据速度, 1G以太的内部总线,..
内存管理 -- 快表 TLB （Translation Look-aside Buffers）
badbayyj的博客
07-08 5272
因为虚拟内存的存在，它最终还是要去访问物理内存，中间就需要通过映射，来达到获取内存中数据的目的。而映射就需要建立虚拟内存与物理内存的关系，这就有了页表的存在。 页表存在于进程的内存之中，收到虚拟地址之后查询来获取物理地址。 处理器把虚拟地址给到，然后通过查表的方法找到与虚拟地址对应的物理地址。此时问题就出现了，如果只有一级的页表查找速度是会非常快，但会占去很大一部分内存，如：对于4GB的虚拟地址且大小为4KB页，一级页表将有2^20个表项，页表占有连续内存并且存储空间大 多级页表把需要的用到的页复制到内存中
Cache-Aside
最新发布
02-14
### Cache-Aside模式介绍 Cache-Aside模式，也称为旁路缓存模式，是一种广泛应用于分布式系统的缓存管理策略[^3]。此模式的核心理念在于应用程序逻辑中显式地控制缓存的读取与写入行为，而不是依赖于底层的数据存储...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值