verilog学习记
关注
分享
扫一扫
文章平均质量分 72
verilog学习记
嵌入式-老费
计算机科班出身，09年研究生毕业即投入嵌入式开发工作，欢迎付费咨询，微信联系：xiaoxing_fei。
展开
-
verilog学习记（tinyriscv mcu设计）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】原创 2021-06-20 21:09:47 · 5931 阅读 · 1 评论 -
verilog学习记（verilog翻译成c）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 有的时候，写verilog代码时，不太确定是否正确，会写一段伪c代码来进行验证，比如module sum(input clk, input rst,output wire[15:0] cnt);reg[15:0] data;always @(posedge clk) if(rst) data <= 16'0000h; else if(data == 1...原创 2020-12-24 00:26:10 · 1886 阅读 · 0 评论 -
verilog学习记（学习设计cpu）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 很早之前，自己就对cpu的设计非常感兴趣。和十几年前比较，现在网上开源的cpu代码还是很多的，比如说risc-v、openrisc、openmips等等。当然，如果是从学习的角度来说，openrisc和openmips还是非常不错的。那么，如果是希望能够深入了解cpu是怎么设计的...原创 2019-06-22 09:58:18 · 5210 阅读 · 0 评论 -
verilog 学习记（如何编写assert）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 我们在编写c代码的时候，一般测试的时候都要用assert进行判断。那么怎么在verilog中进行assert判断呢？大家知道，system verilog是包含有assert语句的，但是raw verilog是没有的。既然verilog 没有，那么我们可以自己定义一个module，一样可以原创 2017-01-19 22:55:52 · 13102 阅读 · 1 评论 -
verilog学习记（测试和验证）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】平台的选择 对于很多不是数字电路专业的同学来说，学习verilog的过程不算轻松。因为没有modelsim和quartus的实际经验，如何验证自己编写的verilog是否正确，这本身就成了一道难题。好在天无绝人之路，自从有了iverilog和gtkwave之后，发现这世界上原来还有这么一种简单易原创 2017-01-15 10:06:21 · 13734 阅读 · 1 评论 -
verilog 学习记（mac安装iverilog和gtkwave）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 由于自己的电脑是mac，所以在安装方法和linux、windows不太一样，只能使用brew安装，其做下来，发现也不复杂，就两步。 1） 安装iverilog brew install icarus-verilog 2）安装gtkwav...原创 2017-01-14 11:19:08 · 14697 阅读 · 2 评论 -
verilog学习记（加法器）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 编程语言，光看书其实作用不大的，关键还需要自己进行实践。看书的时候，你觉得自己明白了、弄懂了，等到用modelsim实践的时候还是会出现这样那样的问题。因此，还是希望自己能够不断地训练和练习，这样可以达到熟能生巧的程度。就今天的加法器来说，其实内容还是比较简单的。主要就是数值和进位原创 2013-05-14 21:04:15 · 14741 阅读 · 2 评论 -
verilog学习记（时序电路）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 其实，在我看来不管学什么语言，必须去实践。其实，经过自己不断的打磨和练习，才能真正从错误中得到知识和经验。·前面一篇博文说到了逻辑电路和时序电路，其实我们今天可以写一个简单的时序电路，循环计数就可以了。module count(clk, reset, data); input原创 2013-05-08 20:35:41 · 9800 阅读 · 1 评论 -
verilog学习记（开头篇）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 自从来苏州工作以后，写博客的频率明显降低了。这倒不是因为自己没有什么东西可以说的，主要是因为要学习和掌握的东西实在太多了。之前在国内一家通信公司工作，工作内容主要以操作系统、驱动和协议居多。但是来到现在的芯片公司之后，发现自己还需要了解更多底层的东西。对我个人来说，...原创 2013-05-05 23:33:48 · 9738 阅读 · 4 评论 -
verilog学习记（快速入门）
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 在前面的一篇博客中，我们说到可以使用modelsim对verilog进行测试和仿真。事实上，还有很多开源的工具可以使用，比如说iverilog+gtkwave，大家如果有兴趣，可以在网上查找相关的内容。现在的芯片设计越来越复杂，如果按照基本的门电路设计，那么效率是非常低的。恰当地使原创 2013-05-07 21:49:26 · 16272 阅读 · 1 评论