边缘计算低功耗芯片架构设计

基于边缘计算技术的低功耗主控芯片架构研究

1. 引言

近年来，信息技术的发展速度日新月异，物联网和人工智能已进入人们的视野。这些技术的发展不仅带来了创新，也使人们的生活发生了翻天覆地的变化。然而，随着物联网技术的不断发展，需要投入的网络设备数量也在持续增加，从而大大增加了数据传输量。在此背景下，云计算模型已无法满足数据安全和实时性的要求。为了改善这一状况，研究人员提出了边缘计算模型。通过使用边缘计算，可在终端边缘设备上完成部分云计算任务，从而缩短处理延迟时间，降低功耗，并满足数据传输带宽的需求。因此，有必要设计产品芯片以满足上述要求。在芯片工艺中，芯片面积逐渐缩小，性能逐步提升，但这也导致了芯片功耗的增加。在设计芯片架构时，必须考虑低功耗问题。本文设计了一款低功耗主控芯片，与传统芯片架构相比具有更低的功耗，能够延长设备的使用时间并降低成本。

2. 边缘计算概述

2.1. 边缘定义

边缘计算是一种新型的计算范式，即在网络边缘进行的计算，其核心技术是在数据源处进行计算。中国相关联盟将其定义为：边缘计算是一种基于数据源网络边缘的开发平台，通过整合存储、网络等多重核心能力，提供边缘智能服务，并满足各行业对延迟安全和应用智能的需求。边缘计算如图1所示。

2.2. 边缘计算与芯片发展概述

美国半导体公司AMD在2018年推出了两款处理器，分别是锐龙V1000系列和霄龙3000系列。这些处理器均面向边缘计算，其CPU架构为Zen架构。ARM在2018年宣布了一项开发智能芯片的项目，旨在为边缘侧设备实现人工智能和机器学习。谷歌设计了边缘TPU，可在边缘设备上运行，在低功耗和小物理尺寸的基础上实现高性能计算。同年，英特尔公司推出了一款人工智能处理器，型号为至强D（Xeon D），该处理器采用Skylake架构，可应用于边缘或受限环境，从而解决智能化支持和功耗等问题。在英特尔人工智能大会上，发布了第二代神经计算棒，可用于边缘网络，使计算机视觉设备和人工智能算法得以构建。英特尔认为，在视觉领域，边缘侧人工智能可以发挥更多作用，例如医疗成像和机器视觉领域。基于视觉处理单元，第二代英特尔神经计算棒优化了产品性能，从而降低了深度神经网络推理应用的开发成本。不仅如此，英特尔还在开发一种新的网络系统芯片，以使其可用于边缘计算和5G网络。该产品预计将于2020年发布。

2.3. 边缘计算的优势

与云计算相比，边缘计算有许多优点。例如，所有数据无需上传至云计算，只需在边缘设计中交换数据即可。因此，其优点包括：

(a). 带宽成本

为了满足物联网的需求，通常需要接入更多的物联网设备，这反过来会对网络传输造成更大的压力。在边缘计算中，由于无需交换大量数据，因此不会对网络传输造成巨大压力。由于边缘计算处理的是小量数据，无论是在存储还是数据计算方面，都不需要大量投入。因此，显然使用边缘计算不仅可以减少网络上传输的数据量、降低带宽压力，还能提高云计算的计算效率，使其能够应用于更多领域。

(b). 交互延迟

随着物联网的日益普及，需要上传的数据量显著增加。如果处理数据需上传至云计算中心，必然导致网络面临更大的带宽压力，在搜索海量数据时也会耗费更多时间。而在边缘计算中，由于更接近数据源，减少了数据传输过程，因此能够实现更快的数据处理速度。如果应用程序对响应时间有严格要求，边缘计算的即时性和时效性可以满足此类应用的需求，因此可应用于视频监控和自动驾驶等领域。

(c). 数据安全

分析云计算模型可以清楚地发现，在使用该模型时，所有用户端数据都需要上传。在此过程中，数据安全问题是核心。上传的数据包括搜索历史、金融账户密码等。在将数据上传至数据中心的过程中，商业秘密或个人隐私数据存在泄露风险。而在边缘计算模型中，这一问题能够得到有效改善。数据的计算和采集可以在本地完成，无需将数据上传至云端，从而避免了因传输而导致的数据泄露。因此，具有较高的安全性。

3. 基于边缘计算的低功耗芯片架构研究

3.1. 低功耗设计技术

芯片主要包括模拟模块、多媒体模块、DSP子模块、片上内存模块（SRAM）、CPU模块（ARM）等。根据相关研究资料可知，芯片的功耗由两部分组成，一部分是静态功耗，另一部分是动态功耗。前者与晶体管有关，在关断状态下，晶体管可能存在漏电流，从而产生静态功耗。如果芯片工艺较低，例如在180nm之前，芯片的静态功耗可以忽略不计。然而，如果芯片工艺相对较高，则需要考虑芯片的静态功耗。后者可称为开关功耗。在电路中，如果发生逻辑翻转，就会产生能耗，即动态功耗。当逻辑状态翻转时，负载电容将进行充放电。因此，在单个电路中，电容在充放电过程中产生的能量损耗可近似为功耗。

3.2. 低功耗模式设计

针对低功耗设计芯片架构，设计芯片应用场景。本文设计了三种芯片应用场景，使主控芯片能够满足不同场景的功耗要求。活动模式、睡眠模式和停止模式是本文设计的三种场景，不同场景对应不同的工作模式。当边缘设备正常工作时，对应的场景为活动模式；当边缘设备处于电池供电模式时，对应的场景为睡眠模式；当边缘设备处于极低功耗模式时，对应的场景为停止模式。在不同模式之间切换时，所使用的模块为PMU模块。完成相关控制寄存器的编程后，即可通过PMU模块切换边缘设备的不同工作状态，例如关闭电源模块、关闭时钟模块等。

在不同的工作状态下，芯片的工作状态为：

(a). 停止模式

在此模式下，主控芯片的时钟将切换至低频状态，电源管理单元将关闭两个电源域。工作在该电源域内的所有模块都将进入断电状态，从而实现更低的功耗。芯片将保留两种唤醒功能，一种是按键唤醒，一种是定时唤醒，其他唤醒功能处于受限状态。在此基础上，仅有两部分会产生功耗，一部分是按键唤醒模块，另一部分是定时唤醒模块，其余模块均处于低功耗状态。

(2). 睡眠模式

在此模式下，大多数功能模块将被关闭。此时，中断处理模块将以低频模式工作。在此模式下，可通过多种方式唤醒设备，包括比较器唤醒、按键唤醒等。

(c) 活动模式

在此模式下，主控芯片处于正常工作模式。分析表明，该芯片可在分频模式或高频模式下工作。当中央处理器启动后，将通过运行软件完成对周围模块工作模式的设置。

分析这三种模式可知，功能模块使用最多的是活动模式，因此功耗较大；使用功能模块最少的是停止模式，因此功耗较小。

3.3. 低功耗设计

在设计低功耗架构时，在主控芯片的架构设计中，基于三种模式，通过采用多电源域设计，可以满足低功耗需求。在设计芯片时，将其内部电源划分为三部分，即VCC33、VDD18和VDD18LC。当芯片开启VCC33电源时，可使多种模块工作，包括比较器（COMP）、显示驱动器（DISP DERIVER）、温度传感器（PTAT）等。当芯片开启VDD18电源时，可为数字电路提供工作电压，使数字功能模块获得工作电压，如RAM控制器、M0 CPU等。当芯片工作模式为M0 CPU时，存在两种关断模式的电源域，即VCC33VDD18和VCC33，从而降低芯片的静态电流。当芯片处于正常工作状态时，VDD18LC需处于常开模式，因此尽管它属于数字电路的工作电压域，但不能局部关闭。在此电压域中有多个电路工作，包括按键检测电路、补偿电路、振荡电路等。

3.4. 低功耗电路设计

分析电路可以使得明确，电路规模与动态功耗成正比，电路翻转频率与动态功耗成正比。在主控芯片中，芯片的动态功耗有30%来自时钟动态功耗。因此，若要降低芯片的功耗，就需要降低信号翻转频率及时钟频率。在设计主控芯片架构时，本文选择采用以下技术来降低动态功耗，包括：

(1). 设计异步电路

在同步电路中，全局时钟控制整个系统。当时钟脉冲到来时，触发器开始运行，从而产生动态功耗，尽管在此过程中并无需要访问的新数据。在异步电路中，不存在无效功耗。当系统需要工作时，电路电源启动，使系统模块正常工作；完成工作后，系统模块停止运行，此时仅有漏电流消耗，不会产生动态功耗。在设计主控芯片时，可采用异步电路设计，使得某些电路（如按键检测电路）能够降低动态功耗。

(二). 低功耗总线技术

在设计主控芯片时，需要将芯片内的模块相互连接。此时需要引入标准化总线。通过引入总线，可以使芯片设计模块化，便于系统集成，并在需要时进行扩展，从而使系统满足需求。在芯片中，总线信号可以延伸至功能模块。总线具有互斥性，当主设备访问时，同一时间只能访问一个设备，因此仍会存在未被访问的设备。反转信号的产生会导致总线出现较高的开关功耗。本文设计中，为了降低总线功耗，选择采用总线反转技术。在时钟周期内，利用总线矩阵的理想模块将总线上的值与当前值进行比较，选择发送反转码或原始码，并根据总线反转信号条件选择发送方式。设计中通过增加极性信号，使接收模块能够正确恢复总线数据。通过该方法，可降低总线的动态功耗，从而降低主控芯片的功耗，使其满足低功耗要求。

(c). 门控时钟技术

在设计功能模式时，让时钟门控保持独立，即当模块不工作时，可以关闭模块的时钟，从而降低电路翻转的功耗；此外，在综合芯片代码时，设计时钟门控单元，使得芯片没有信号翻转时，时钟也不会翻转。通过该方法，可降低时钟的动态功耗。

4. 测试结果

完成设计，在室温下测试功耗。测试结果为：

（a）停止模式

在此模式下，I0检测模块、电源管理单元等处于工作状态，随机存取存储器断电，芯片的电流强度为0.69 μA；

（b）睡眠模式

在此模式下，中断控制模块、IO检测模块等处于工作状态，芯片的电流强度为1.25 μA；

（c）活动模式

在此模式下，中央处理器从随机存取存储器执行指令，芯片的电流强度为120 μA/MHz。

将上述数据与其他类似的主控芯片进行比较，显然其功耗更低，因此能够满足低功耗主控芯片的设计要求。

5. 结论

随着持续芯片技术的持续革新，芯片与边缘计算逐渐走上协同发展之路。在物联网和智能移动终端不断普及的背景下，数据交换与上传量也显著增加，使得云计算难以满足低延迟要求。通过采用边缘计算，可在边缘侧完成数据分析与处理，进而满足低延迟要求。若要推动边缘计算发展，必须具备芯片支持。在设计基于边缘计算的主控芯片时，需综合考虑其尺寸、功耗和性能，以满足边缘计算的需求。分析发展趋势可明确，为适应边缘计算的发展，芯片架构需要具有高度复杂性，需能够适应多种场景，并需能够支持人工智能算法以提高资源利用率。本文研究了一种基于边缘计算的主控芯片架构，阐述了三种不同的工作模式，并从电源和电路角度针对不同模式设计了低功耗方案。完成设计后对其功耗进行了测试。结果表明，本文设计的主控芯片相比同类芯片具有更低的功耗，能有效延长边缘计算设备的使用时间，满足设计要求。