gem5: the trace of cache set and cache line write hit counters

问题：如何统计缓存的set和cache line的写命中情况？

解决方法：
1.缓存set访问写命中，计数一次，cache line写命中，计数一次；

2.在gem5中的src/mem/cache/base.hh中有incHitCount()函数，它是统计缓存命中情况的，那么只需要在这里面细化的统计set和cache line的写命中即可；

3.首先设置trace信息，在src/mem/cache/SConscript中加入：

DebugFlag('CacheAccess')

4.统计缓存set访问信息的方法比较容易，然而考虑cache line的访问情况，需要区分物理位置和逻辑位置的关系，由于gem5中的模拟环境都假设的是LRU逻辑访问方式，故需要对缓存行的物理位置进行编号，即设置缓存行的wayid不变。只需要在src/mem/cache/tags/lru.cc中初始化缓存时设置wayid即可：

blk->wayid = j;

其次在src/mem/cache/base.hh中加入：

#include "debug/CacheAccess.hh"