本文介绍了一种常见的Verilog编译错误：“Referencetoautomaticvariableandelementsofdynamicvariablesisnotallowedoutsideprocedualblocks”，并提供了解决方案。错误出现在尝试在过程块外直接引用自动变量时。解决方法是将assign语句改为always过程块，以确保变量在时钟边沿被正确更新。
今天遇到一个编译错误，
如下：
Reference to automatic variable and elements of dynamic variables is not allowed outside procedual blocks.
对应报错的那行语句是：
assign a = model.path.a.value;
其中，model是对应的寄存器模型。
因为model.path.a.value是一个automatic的值，所以这里报错。
解决办法是:
将原来的
assign a = model.path.a.value;
改成
always @ （posedge clk）begin
a = model.path.a.value;
end
就行了
扫一扫
2310
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
