
FPGA简单练习
emperor_strange
莫欺少年穷
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
FIFO设计中的注意问题与技巧
FIFO:先入先出,无地址原创 2019-03-01 10:05:04 · 2497 阅读 · 0 评论 -
高斯滤波的FPGA实现
高斯滤波:高斯滤波是一种线性平滑滤波,适用于消除高斯噪声,广泛应用于图像处理的减噪过程。通俗的讲,高斯滤波就是对整幅图像进行加权平均的过程,每一个像素点的值,都由其本身和邻域内的其他像素值经过加权平均后得到。高斯滤波的具体操作是:用一个模板(或称卷积、掩模)扫描图像中的每一个像素,用模板确定的邻域内像素的加权平均灰度值去替代模板中心像素点的值。高斯滤波(Gauss filter)实质上是一种信号的...原创 2019-02-25 16:28:53 · 7579 阅读 · 2 评论 -
数据FIFO的读写和信息FIFO的基本使用方法
数据FIFO 一、写使能-wr_en,写数据-wdata//din :8bitassign wr_en = din_vld ;//din_vld 为数据有效指示信号assign wdata = {din_sop,din_eop,din};//如果是包文形式,可以将sop和eop写入数据FIFO的数据中,可以保证起始和结束条件与数据始终同步注意:此刻的写使能和写数据...原创 2019-04-02 16:12:07 · 11052 阅读 · 1 评论 -
FIFO读写侧位数不同的处理
由于很多时候存入FIFO与需要读出的数据位数并不一致,所以需要对齐进行处理。可以分为两种情况:一、写侧位数少于读侧例:din : [7:0] ;dout:[15:0];显然,输入与输出不匹配,此时有两个方法可以进行位拼接,一个方法是FIFO的位宽依旧为8Bit,在写侧进行数据的拼接,代码如下://读侧设置一个计数器,读两次,输出一次always@(posedge clk or ne...原创 2019-04-02 18:04:35 · 10606 阅读 · 7 评论 -
利用FIFO模拟UDP包文的发送
部分信号列表:input [15:0] dest_port ; //目的端口input [15:0] sour_port ; //源端口input [31:0] dest_ip ; //目的IP地址input [31:0] sour_ip ; //源IP地址in...原创 2019-04-12 18:02:44 · 841 阅读 · 0 评论