verilog
Eloudy
规律即本质、算法即工具;作为一个个体,吃喝玩乐思作,多折腾折腾,经验中发现的规律应该会更多吧。一切计算动力来自于体系结构创新;一切算法并行/并发优化都应该在编译器的优化 pass 中;一切数学皆为算法优化提供理论基础;一个提速体系结构优化的工具,一个适于编译器优化的体系结构,一个适于算法优化的体系结构;一个适于体系结构的算法;人类的想象力空间是无限的,AI 的本质是A,遥远有多远,AI 能走多远;
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Chisel 教程翻译 之 第五章:组合逻辑电路 of《Digital Design with Chisel》
5 Combinational Building Blocks 435.1 Combinational Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . 435.2 Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 455.3 Encoder . . . . . . . . . . . . . . . . . . . . . . ..翻译 2020-10-22 19:34:10 · 1502 阅读 · 0 评论 -
Chisel 教程翻译 之 第四章:组件 of《Digital Design with Chisel》
4 Components 354.1 Components in Chisel are Modules . . . . . . . . . . . . . . . . . . . . 354.2 An Arithmetic Logic Unit . . . . . . . . . . . . . . . . . . . . . . . . . 394.3 Bulk Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . .翻译 2020-10-22 15:41:23 · 506 阅读 · 0 评论 -
Chisel 教程翻译 之 第三章 构建过程和测试 of 《Digital Design with Chisel》
3 Build Process and Testing 21 3.1 Building your Project with sbt . . . . . . . . . . . . . . . . . . . . .21 3.1.1 Source Organization . . . . . . . . . . . . . . . . . . . . . . . 21 3.1.2 Running sbt . . . . . . . . . . . . . . . . ....翻译 2020-10-20 16:12:57 · 1334 阅读 · 0 评论 -
OpenCore Projects 网址
https://opencores.org/projects原创 2020-10-20 15:20:47 · 3643 阅读 · 1 评论 -
FIRRTL specification 2020Oct edition翻译之第一章第二章
1 Introduction1.1 BackgroundThe ideas for FIRRTL (Flexible Intermediate Representation for RTL) originated from work on Chisel, a hardware description language (HDL) embedded in Scala used for writing highly-parameterized circuit design generators.Chise翻译 2020-10-19 13:16:55 · 632 阅读 · 0 评论 -
systemc verilog IEEE 注册登录下载
A Guide toSystemChttps://www.doulos.com/knowhow/systemc/https://ieeexplore.ieee.org/document/16178141666-2005 - IEEE Standard SystemC(R) Language Reference Manualhttps://ieeexplore.ieee.org/document/82995951800-2017 - IEEE Standard f...原创 2020-09-24 13:02:53 · 605 阅读 · 0 评论
分享