edadoc2013的博客

“3H”这个设计经验我们一直在传颂，到底它在具体PCB设计项目中到底效果怎么样呢？话不多说，本期文章从理论到实际给大家全面分析，揭开它那神秘的面纱！

自从上次高速先生教会了我串阻端接的技巧后，感觉一般的设计都难不倒我了！直到遇到了双向收发的信号这种“二般”的设计后，我感觉自己又不会了。别慌，再进来看看这种设计又该如何进行串联端接哈！

端接就是人为加入电阻来改善信号由于链路阻抗突变带来的反射问题的一种方式，并且引入成本也较低，在很多场合都有运用。但是端接电阻摆放位置一直困惑大家，或许大家只知道串联电阻需要靠近发送端摆放，并联电阻需要靠近接收端摆放，但不知道怎么衡量能够接受的距离是多少。在实际单板设计中由于芯片周边空间有限，往往可能需要从BGA中引出较长的一段走线再接上端接电阻，而这段较长走线可能会影响端接效果。下面我们就分别探讨串联电阻和并联电阻到芯片端走线距离对端接效果的影响。

PCB设计时，我们通常会控制走线的特征阻抗；电源设计时，又会关注电源分配系统（PDN）的交流阻抗，虽然都是阻抗，一个是信号的通道要求，一个是电源的设计要求，似乎扯不上关系。高速先生一直也是这么认为的，直到有一天再次看到这个公式，灵光乍现：

大家都知道PCB的过孔是很难优化的，尤其对于高速串行链路来说，真是多一孔不如少一孔，但是凡事无绝对，对于一些特定的情况下，多一孔反而性能会更好哦，你们敢相信吗？

那什么是玻纤效应呢？高速先生也花点篇幅和大家介绍下，所谓玻纤效应，并不单纯只是玻纤的问题，它是和树脂一起作用的结果。引起玻纤效应的原因并不只是玻纤是普通玻纤，开窗比较大，而是由于玻璃纤维布本身和树脂的介电常数不同。一般来说，玻璃纤维布的介电常数是6左右，而树脂是比较低的，一般在2-3之间。这个时候差分线处在玻纤的哪个位置就显得很重要。

辛辛苦苦加工出来的板子，满怀期待的把调试程序下到DDR系统，结果没跑到预定的速率，你们接下来会怎么做？立马着手改板还是会？？？

在PCB设计中，高速高密已然成为发展的趋势，更高的速率意味着信号对时序的要求越发的严格，高密的走线意味着信号走线间的串扰更加严重。本文将会通过理论分析和仿真验证相结合的方式跟大家一起了解串扰是如何影响信号传输的时延。

作者：一博科技高速先生成员 姜杰ODT是On Die Termination的缩写，又叫片内端接，顾名思义，就是把端接电阻放在了芯片内部。作为一种端接，ODT可以减小反射，对信号质量的改善显而易见，SI攻城狮很喜欢；作为一种片内端接，由于去掉了PCB上的终端电阻，大大的简化了设计，Layout攻城狮很钟意；作为一种可以灵活配置的片内端接，硬件攻城狮也爱不释手。总而言之，喜大普奔。早在DDR2时代，数据信号就有了ODT功能，随着信号速率的提升和负载数量的增加，大家发现地址、控制和时钟（简称CAC）信号更需要

作者：一博科技高速先生成员 姜杰ODT是On Die Termination的缩写，又叫片内端接，顾名思义，就是把端接电阻放在了芯片内部。作为一种端接，ODT可以减小反射，对信号质量的改善显而易见，SI攻城狮很喜欢；作为一种片内端接，由于去掉了PCB上的终端电阻，大大的简化了设计，Layout攻城狮很钟意；作为一种可以灵活配置的片内端接，硬件攻城狮也爱不释手。总而言之，喜大普奔。早在DDR2时代，数据信号就有了ODT功能，随着信号速率的提升和负载数量的增加，大家发现地址、控制和时钟（简称CAC）信号更需要

电源仿真

在电路系统中，电容是不可或缺的，并在多种电路中发挥着不同的作用，今天就给大家介绍一种性能逆天的三端子电容。

封装基板（Package Substrate）是半导体芯片的载体。为芯片提供连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小产品体积、改善电性能及散热性、多芯片模块化等。我们生活中看到的芯片基本都是已经装载在封装基板上了，且基本都有外壳保护，只有一小部分会使用chip on board工艺直接实装在PCB板上。

对信号而言，时序一直是我们关注的重点，特别是在信号速率越来越高的趋势下，未来信号对时序的要求也将会更加的严格。本文将通过知识理论与仿真验证相结合的方式和大家一起深入了解传输线上时延的计算以及什么情况下会存在时延的差异并会对信号的时序造成影响。

什么时候需要考虑端接？本文通过Sigrity仿真软件和大家一起探讨源端串联端接。

对于信号完整性的初学者来说，反射与端接都是一个不可逃避的话题，在学习或项目研发过程中可能也是深受其扰。本文通过对反弹图的理论推导，利用Sigyity工具做仿真验证，和大家一起深入了解反射的产生过程以及反射对信号波形的影响。

问了N名工程师，入门SI界的三大难点：SI理论知识很难理解、仿真软件不知道怎么用、仿真能解决什么实际问题？如果高速先生有这么一个系列话题给大家讲清楚，你们会喜欢吗？

在电源路径压降不变的条件下，调整电压反馈点会拉高电源模块VRM的输出电压；电源通道本身的优化可以减小DCR，进而改善压降。两种方法都可以提高用电芯片的电压值。

神马情况，表层微带线从两端测过去的阻抗居然相差6欧姆多，这是测试的问题还是线路阻抗做得不对呢？请看本期文章的揭秘。

CANDECE

以前的电视机遥控器，现在的电梯按健，昔日网红，而今重出江湖，这种按键位对线路板焊盘的耐磨性和可靠性要求很高，你知道PCB要怎么设计和做表面处理吗？请点开今日高速先生的文章，必有你所想。

炎炎盛夏，天干人燥，PCB设计实属不易，只因为这一点细节设计时没有注意到，接二连三的发生厚铜板无法加工的问题，孰是孰非，请走进今天的案例分析……

最近共模的话题看到粉丝们讨论得非常热烈，高速先生决定趁热打铁，今天介绍的是共模电感，估计大家平时都用得很多了，但是你们都懂它的原理了吗？

通过上期的文章，是不是很多粉丝都开始憧憬：“本来差分线上下层需要两层地，现在地都不用，只要一层差分线，原本要20层板，现在10层就搞掂！^_^”，差分信号表示：“我谢谢你啊！”

同一款HDI板子，为什么两批次做出来的效果差异很大，是生产出的错，还是设计惹的祸？激光盲孔焊接的缺陷，究竟是谁之过…….

当过孔打在SMD盘上的时候，并且没空间移动，很多朋友说那就做树脂塞孔电镀填平(POFV)。但是盘中孔的加工流程对交期的影响，你有关注吗有盘中孔的PCB最小的线宽线距是多少，你知道吗

作者：一博科技高速先生周伟阳春三月，春暖花开，草长莺飞，处处透着生机和浪漫，也是一年中最美好的时光，可是由于疫情，很多人的生活、工作等节奏和安排也都被打乱了，雪上加霜的是，攻城狮豹哥还遇到了一件尴尬的事情，之前设计的一个项目在研发打样阶段调试一切正常，这次重新生产贴片了几百片小批量的，结果却发现有一些不良，关键是还没有找到解决办法，天天被客户催着找问题，真是一个头两个大。问题主要如下群聊内容所示：初始反馈的信息可以总结一下就是：前面做了多次小批量一站式的试产，都没有出现过问题，本次在

作者：一博科技高速先生成员 黄刚信号孔旁边需要回流地过孔这个理论，早就已经深入到设计工程师们的思维里了，要是说能找到一种特殊情况不用加地过孔的话，就一定是这样的了！一直以来，各种工程师们都知道走线是需要有回流平面的，所以我们能看到表层的走线需要L2层的回流，内层的走线一般会有上下层的回流，就像下面这样。那我们一般情况下认为的信号由过孔来换层，为什么在附近位置要加地过孔呢？我们来看一个很形象的仿真模型，左右分别是换层信号孔附近加和不加地过孔的模型，我们的信号线从表层由过孔换到.

作者：一博科技高速先生自媒体成员 王辉东生活需要仪式感，爱情也亦然。PCBA工程部的张阿强，喜欢供应链的美女梅子好多年。人送外号张爱梅。关键是梅子对阿强也很有好感。她喜欢一有空，就偷瞄阿强那张帅气的脸，每次看过之后心里总会泛起一抹甜。阿强也总是装作不经意间，去梅子那里讨论元器件，耳朵里面听着梅子说的话，心里总是浮想联翩。阿强从来没有想到，只是在茫茫人海中多看了梅子一眼，便让自己彻底沦陷。不知不觉他们相爱了三年，是时候要给心爱的人一个誓言和承诺，要与其静守岁月，牵手流年。他

作者：一博科技高速先生自媒体成员 黄刚PCIE信号的一致性测试从来都是业界的一个重点和难点，本期借着一个电脑主板的debug案例，高速先生向大家介绍下PCIE一致性测试的过程！相信不少酷爱PCB设计（吃ji游戏）的粉丝们都知道一部好的电脑的重要性，再说得细一点，就是主板和显卡的重要性。近段时间国内某家主板的自研客户听说了我们有PCIE的测试夹具和高端的示波器后，就联系上了高速先生，希望我们帮他们定位一下他们的问题！上面说过了，客户是一家自研电脑主板的客户，本次的问题是他们自己研发的主板在测试

作者：一博科技高速先生自媒体成员 王辉东人生有很多意外，不要以为有过一次失败，就总以为下次一定能成功，也许后面还有更大的失败等着你，要不然怎么会有个成语叫祸不单行。上次，阿毛因为在PCB上添加邮票孔的位置不对，导致无法正常用分板机分板，被师傅叶清闲点化了一下。阿毛当时在PCBA车间撅着屁股留着汗，用锯条锯了半天的板，然后又用小刀刮了几个小时的毛边，可谓是对邮票孔的印象，那真叫个刻骨铭心。虽然经过美女饶萧萧指点，心中豁然开朗，但他还是对邮票孔的连接方式心存芥蒂。他想换一种

俗话说：多少好答案，一生都在等待一个好问题。今天高速先生就一反常态，只问问题不讲答案，看看以下这个问题能不能吸引出来一些好答案。

示波器,DDR,噪声,电源,测试

PCBA板、邮票孔、PCB设计

在传统认知下，示波器的主要功能就是测试一个输入的波形，起到一个被动输入波形并测量展示给我们看的作用。如果你真的是这样想的话，格局可能就太小了哦！

一博PCB设计 阻抗

过孔是高速链路中比较难设计和量化的一个结构，它有很多变量都能或多或少影响着过孔的阻抗和损耗，例如下图一样。过孔的孔径、过孔的焊盘、过孔的反焊盘、过孔的残桩甚至包括平面的数量这些都是影响的因素。

作者：一博科技高速先生自媒体成员 黄刚本文分享一种高速串行PCB设计中不用增加工艺成本又能很好的改善原设计信号质量的办法哈！有没有遇到过这么一种情况。进行高速串行信号的布线时，如果收发器件都放在TOP层时，我们去走高速差分信号时一般会选择靠下的走线层，因为这样能拥有比较短的过孔残桩（以下称为过孔stub），但是随着高速信号越来越多，我们靠下的层都用完了，那就只能慢慢的往靠上的层去走了。然而稍微懂点高速设计理论的朋友们都知道，每走上一层，这位PCB工程师内心的纠结度就会高一分，因为过孔...

作者：一博科技高速先生自媒体成员 周伟自从实验室有了仪器，雷豹对阻抗的原理和阻抗测试突然来了兴致，一有机会就想着去亲自测试一下自己计算的线路阻抗和加工出来的阻抗是不是一样，如果不一样大概会有多大的偏差。对于初学者来说，雷豹的这种不断探索和自我怀疑的精神值得我们学习，所谓实践出真理，精确的仿真能够保证测试的性能，同时精确的测试又是提高仿真精度的必要条件，仿真和测试验证往往是相辅相成，在高速信号的成功实现上缺一不可，结合一定的理论和工程实践，仿真和测试组成了我们解决SI问题的一个良好闭环。我们都.

作者：一博科技高速先生自媒体成员 黄刚给大家一个思考的场景：当PCB设计完成，板材叠层确定，已经进入投板状态了，这时仿真评估发现高速信号通道裕量可能不保险，还有机会改善吗？当然这个问题出现的概率不会很大啦，因为既然要进行仿真评估，那仿真验证的工作肯定会放在前面去，来提前判断通道的损耗是否ok，来确定是否使用更好的板材或者走更宽的走线来减小损耗。如果你真的遇到了一个设计完才开始仿真来进行损耗评估的SI工程师的话，高速先生可能都会为你感到悲伤哦！但是要是你真的那么不走运，遇到了一个这样的仿真工程师，.