windows mobile用sdl做视频显示(附sdl lib for mobile)(转)

http://blog.youkuaiyun.com/lius1984/article/details/4420786?

使用的sdl库及头文件已上传至 http://download.youkuaiyun.com/source/1775400

sdl是开源的跨平台多媒体开发包,主要用在快速的视频格式转换和显示,以及封装了键盘/鼠标/手机按键/触屏等各个平台的用户交互响应,广泛应用在游戏,多媒体播放器等应用中。目前支持windows,linux, wince,mac os,非正式地支持symbian os。

  一般视频解码器输出图像的是yuv420格式,而屏幕显示大都是rgb42规格。mobile上画面显示一般经由decode>>yuv2rgb>>scale>>directDraw直接写屏。采用SDL可以加速这一过程,且更方便响应全屏缩放等用户操作。

  下面介绍mobile上用sdl来加速显示视频的全过程。

 

  1. 把主对话框的窗口句柄传给显示类。

  2. 初始化sdl,设置显示视频模式

 SDL_Surface    *screen;
 SDL_Rect       sdl_rect;
 SDL_Overlay    *bmp;

bool InitSdl()

{

   char sdl_var[64]; 
   sprintf(sdl_var,"SDL_WINDOWID=0x%lx", m_hWnd);//主窗口句柄
  SDL_putenv(sdl_var);

   char *myvalue =SDL_getenv("SDL_WINDOWID");

   atexit(SDL_Quit);

   //根据解码后的视频尺寸来初始化sdl

   screen =SDL_SetVideoMode(ImageWidth, ImageHeight, 0,SDL_ANYFORMAT|SDL_RESIZABLE|SDL_DOUBLEBUF|SDL_HWSURFACE);//注意用到的参数flags
 if(!screen)
 {
     TRACE(L"error SDL SetVideoMode!");
     return false;
 }

 bmp = SDL_CreateYUVOverlay(ImageWidth,ImageHeight, ,SDL_YV12_OVERLAY,screen);
 if(!bmp)
 
     TRACE(L"error SDL CreateYUVOverlay!");
     return false; 
 }

 return TRUE;

}

  3. 在屏幕上绘制像素

void SdlDisplayFrame()
{
 AVPicture pict;

 pict.data[0] = bmp->pixels[0];
 pict.data[1] = bmp->pixels[2];
 pict.data[2] = bmp->pixels[1];

 pict.linesize[0] = bmp->pitches[0];
 pict.linesize[1] = bmp->pitches[2];
 pict.linesize[2] = bmp->pitches[1];

 //pFrame是ffmpeg存放解码后yuv数据的struct

 img_convert(&pict, PIX_FMT_YUV420P,(AVPicture *)pFrame,pContext->pix_fmt, iImage_Width, iImage_Height);

 SDL_LockSurface(screen);                 
 SDL_LockYUVOverlay(bmp);
 {
  sdl_rect.x = 0;
  sdl_rect.y = 0;
  sdl_rect.w =m_width;  //pContext->width;
  sdl_rect.h =m_height;  //pContext->height;

 }

 SDL_UnlockYUVOverlay(bmp);                     
 SDL_UnlockSurface(screen);               

 SDL_DisplayYUVOverlay(bmp,&sdl_rect);//显示图片到屏幕
}

  4. 事件轮询和按键响应

void SdlEvent()
{

 SDL_Event event;

 while ( SDL_PollEvent(&event))
 {
  TRACE(L"========SDL VIDEORESIZEEVENT START");
  switch (event.type)
  {
  caseSDL_VIDEORESIZE: 
   // 响应图像缩放事件

   if(m_iImage_Width == Image_Primary_Width && m_iImage_Height == Image_Primary_Height)
   {
    TRACE(L"event.resize.w= %d",event.resize.w);
    TRACE(L"event.resize.h= %d",event.resize.h);
    m_width=event.resize.w;        
    m_height= event.resize.h;

    SDL_FreeYUVOverlay(bmp);
    bmp= NULL;
    SDL_FreeSurface(screen);
    screen= NULL;

    if(!IsQcif)
    {
     m_height=  m_height * 2;
     m_width= m_width * 2;
     screen=SDL_SetVideoMode(MobileFullScreenWidth,MobileFullScreenHeight,
      0,SDL_ANYFORMAT|SDL_RESIZABLE|SDL_DOUBLEBUF|SDL_HWSURFACE);
       if(screen == NULL)
     {
      TRACE(L"screen=NULL");
      return;
     }

     bmp=SDL_CreateYUVOverlay(MobileFullScreenWidth,MobileFullScreenHeight,
      SDL_YV12_OVERLAY,screen);
     if(bmp == NULL)
     {
      TRACE(L"bm1= NULL");
      return;
     }
     IsQcif= true;
    }
    else
    {
     screen= SDL_SetVideoMode(Image_Primary_Width,Image_Primary_Height,
      0,SDL_ANYFORMAT|SDL_RESIZABLE|SDL_DOUBLEBUF|SDL_HWSURFACE);
     if(screen == NULL)
     {
      TRACE(L"screen1=NULL");
      return;
     }

     bmp=SDL_CreateYUVOverlay(Image_Primary_Width,Image_Primary_Height,
      SDL_YV12_OVERLAY,screen);
     if(bmp == NULL)
     {
      TRACE(L"bm1= NULL");
      return;
     }

     IsQcif= false;
    }

    break;               
   }

  caseSDL_MOUSEBUTTONDOWN:

   //响应触屏笔点击事件
     break;
   
  case SDL_QUIT:
   //响应退出事件
   break;
  default:
   break;
  }
 }
}

内容概要:本文详细介绍了基于FPGA的144输出通道可切换电压源系统的设计与实现,涵盖系统总体架构、FPGA硬件设计、上位机软件设计以及系统集成方案。系统由上位机控制软件(PC端)、FPGA控制核心和高压输出模块(144通道)三部分组成。FPGA硬件设计部分详细描述了Verilog代码实现,包括PWM生成模块、UART通信模块和温度监控模块。硬件设计说明中提及了FPGA选型、PWM生成方式、通信接口、高压输出模块和保护电路的设计要点。上位机软件采用Python编写,实现了设备连接、命令发送、序列控制等功能,并提供了一个图形用户界面(GUI)用于方便的操作和配置。 适合人群:具备一定硬件设计和编程基础的电子工程师、FPGA开发者及科研人员。 使用场景及目标:①适用于需要精确控制多通道电压输出的实验环境或工业应用场景;②帮助用户理解和掌握FPGA在复杂控制系统中的应用,包括PWM控制、UART通信及多通道信号处理;③为研究人员提供一个可扩展的平台,用于测试和验证不同的电压源控制算法和策略。 阅读建议:由于涉及硬件和软件两方面的内容,建议读者先熟悉FPGA基础知识和Verilog语言,同时具备一定的Python编程经验。在阅读过程中,应结合硬件电路图和代码注释,逐步理解系统的各个组成部分及其相互关系。此外,实际动手搭建和调试该系统将有助于加深对整个设计的理解。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值