Mux9to1v

最新推荐文章于 2025-01-20 10:47:52 发布

eachanm

最新推荐文章于 2025-01-20 10:47:52 发布

阅读量98

点赞数

CC 4.0 BY-SA版权

分类专栏： HDLBits题目文章标签： fpga开发

本文链接：https://blog.youkuaiyun.com/eachanm/article/details/130567305

HDLBits题目专栏收录该内容

95 篇文章

订阅专栏

该模块创建了一个16位宽的9-to-1多路复用器，根据4位选择器信号sel选取输入a到i之一。当选择器sel在0至8的范围内时，对应输入被选中；对于未使用的选择（9到15），所有输出位设置为1（16hFFFF）。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Create a 16-bit wide, 9-to-1 multiplexer. sel=0 chooses a, sel=1 chooses b, etc. For the unused cases (sel=9 to 15), set all output bits to '1'.

module top_module( 
    input [15:0] a, b, c, d, e, f, g, h, i,
    input [3:0] sel,
    output [15:0] out );
	
    always@ (*)
        begin
            case(sel)
                4'd0: out = a;
                4'd1: out = b;
                4'd2: out = c;
                4'd3: out = d;
                4'd4: out = e;
                4'd5: out = f;
                4'd6: out = g;
                4'd7: out = h;
                4'd8: out = i;
                default: out = 16'hFFFF;
            endcase
        end
    
endmodule