Vivado FIFO IP核设置

         相关参数设置参考：https://blog.youkuaiyun.com/reborn_lee/article/details/108553930

         精简计数模式下，异步FIFO中数据统计有4拍的延时。

fifo是FPGA中使用最为频繁的IP核之一，可以通过软件自动生成，也可以自主编写。下面介绍vivado的fifo生成步骤

1、打开ip核，搜索fifo

2、创建fifo

选择独立的时钟块ram。

3、

A、选择标准fifo或者frist word full模式，标准模式是数据延时一个时钟周期进入或者输出；frist word full模式时数据直接随时钟同步进入或者输出。

1）frist word full模式：数据随着rd_en信号同步输出

2）标准模式：rd_en信号到来之后，数据dout延迟一个周期输出

<