[学习笔记]从架构层面看低功耗(Low Power)Design (一)

最新推荐文章于 2025-07-13 15:38:08 发布

ducal90

最新推荐文章于 2025-07-13 15:38:08 发布

阅读量1w

点赞数 7

CC 4.0 BY-SA版权

分类专栏：学习笔记 Power

本文链接：https://blog.youkuaiyun.com/ducal90/article/details/95617505

本文探讨了低功耗ASIC设计中的动态电压和频率调整（DVS/DVFS）技术，包括变量频率、动态电压缩放的原理和应用场景。通过On-Chip监控器和反馈机制，动态地调整电压和频率，以适应性能需求并降低功耗。温度反转效应和库设计在低功耗设计中也起着关键作用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

回忆以前所学, 正好看到一本讲low power 不错的书, An Asic Low Power Primer (2013), 这本书里讲到Power Modeling (library 是怎样对power建模的), 对ASIC design 怎样做power 分析, Low Power Design技巧, 本文主要关注其中第六章, Architectural Techniques for Low Power. 具体分析其中的Dynamic Voltage and Frequency Scaling
学习中也参考了Low Power Methodology Manual for System-On-Chip Design(2007), 这本书虽然旧了点(还在讨论90nm, 65nm), 但是更细节, 更注重实现.

Variable Frequency

频率可调节, 意思是design时就不要设计过高的clock, 对Power有限制的design来说,可以考虑牺牲一些speed来换取power 降低. 对于idle mode, 主动降低时钟频率可以省很多power. 进入idle mode 时可以通过clock mux选择低频clock,来省power.
因为频率变低了, 所以对task来说处理变慢了, 所以从task需要消耗的energy来看, 降低频率并没有改变energy(忽略leakage)
在这里插入图片描述