Tomcat6.0 JNDI配置

代码和外部资源之间的紧密耦合是潜在的问题,JNDI(Java Naming and Directory Interface)可以帮助解耦两者的关系,这里以JDBC数据源为例

一、配置context.xml

在conf/context.xml文件里的<context></context>节点增加如下代码

	<Resource name="jdbc/quartz" auth="Container" type="javax.sql.DataSource"
               maxActive="100" maxIdle="30" maxWait="10000"
               username="root" password="root" driverClassName="com.mysql.jdbc.Driver"
               url="jdbc:mysql://localhost/quartz"/>
 

Tomcat标准数据源资源工厂配置项如下:

  • driverClassName - 所使用的JDBC驱动类全称。
  • maxActive - 同一时刻可以自数据库连接池中被分配的最大活动实例数。
  • maxIdle - 同一时刻数据库连接池中处于非活动状态的最大连接数。
  • maxWait - 当连接池中没有可用连接时,连接池在抛出异常前将等待的最大时间,单位毫秒。
  • password - 传给JDBC驱动的数据库密码。
  • url - 传给JDBC驱动的连接URL。
  • user - 传给JDBC驱动的数据库用户名。
  • validationQuery - 一个SQL查询语句,用于在连接被返回给应用前的连接池验证。
  • 如果指定了该属性,则必为至少返回一行记录的SQL SELECT语句。

二、获取数据源

Context initContext;
try {
    Context context= new InitialContext();
    Context envContext  = (Context)context.lookup("java:/comp/env");
    DataSource ds = (DataSource)envContext.lookup("jdbc/quartz");
    Connection conn = ds.getConnection();
    Statement stmt = conn.createStatement();
    ResultSet set = stmt.executeQuery("SELECT job_name,job_group FROM qrtz_job_details");
    while(set.next()){
        out.println(set.getString("job_name"));
    }
} catch (NamingException e) {
    e.printStackTrace();
} catch (SQLException e) {
    e.printStackTrace();
}
 

以上方式属于硬编码方式,正式环境我们会用到spring的配置方式,如下

<bean id="dataSource" class="org.springframework.jndi.JndiObjectFactoryBean">
    <property name="jndiName" value="java:comp/env/jdbc/quartz"/>
</bean>
 
内容概要:本文详细介绍了基于FPGA的144输出通道可切换电压源系统的设计与实现,涵盖系统总体架构、FPGA硬件设计、上位机软件设计以及系统集成方案。系统由上位机控制软件(PC端)、FPGA控制核心和高压输出模块(144通道)三部分组成。FPGA硬件设计部分详细描述了Verilog代码实现,包括PWM生成模块、UART通信模块和温度监控模块。硬件设计说明中提及了FPGA选型、PWM生成方式、通信接口、高压输出模块和保护电路的设计要点。上位机软件采用Python编写,实现了设备连接、命令发送、序列控制等功能,并提供了一个图形用户界面(GUI)用于方便的操作和配置。 适合人群:具备一定硬件设计和编程基础的电子工程师、FPGA开发者及科研人员。 使用场景及目标:①适用于需要精确控制多通道电压输出的实验环境或工业应用场景;②帮助用户理解和掌握FPGA在复杂控制系统中的应用,包括PWM控制、UART通信及多通道信号处理;③为研究人员提供一个可扩展的平台,用于测试和验证不同的电压源控制算法和策略。 阅读建议:由于涉及硬件和软件两方面的内容,建议读者先熟悉FPGA基础知识和Verilog语言,同时具备一定的Python编程经验。在阅读过程中,应结合硬件电路图和代码注释,逐步理解系统的各个组成部分及其相互关系。此外,实际动手搭建和调试该系统将有助于加深对整个设计的理解。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值