Time Borrowing

最新推荐文章于 2025-06-19 23:21:56 发布
原创 最新推荐文章于 2025-06-19 23:21:56 发布 · 917 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文探讨了Latch电路在定时分析中的应用，详细解释了Max timing borrowed的概念，即脉冲宽度减去库设置时间。通过具体例子说明了在时钟沿开始的时间计算中，如何避免violation，确保定时报告的准确性。并分析了从UFF0到ULAT1，再到UFF1的信号传输过程。

(1) 用于有Latch的电路。

 

 

(2) Max timing borrowed: pluse width - library setup time

(3) Timing report with zero slack.

From UFF0 to ULAT1，如果不借时间，会报violation，与实际不符合。

工具总是从时钟沿开始计算时间。

From ULAT1 to UFF1，launch时间从5ns开始，实际信号到达时间是6.83ns。

 

(4) Timing report with negtive slack.

 

(5) Timing window

静态时序分析—时序借用（Timing Borrow）
m0_61544122的博客
10-11 3942
时序借用（timing borrow）又称周期窃用（cycle stealing），利用的是锁存器（latch）电平触发的特性，当锁存器信号未锁存时，锁存器进入透明状态相当于缓冲器（buffer），这里透明状态前后的时钟沿就被称为打开沿（opening edge）和关闭沿（closing edge）。 在reg2reg的setup时序分析时，数据在时钟有效沿到来之前就要准备好了，但是如果使用latch的话，在latch透明状态时数据是可以晚一点到的。相当于借用了下一周期的时间，但这样会让下一级检查latc
Timing Borrow的理解
m0_61003348的博客
03-14 1683
但是，在某些情况下，时序约束可能会出现不满足的情况。在集成电路设计中，静态时序分析（Static Timing Analysis，STA）是一种常用的验证方法，用于确保芯片在运行时的时序约束得到满足。总之，在STA分析过程中，Timing Borrow是静态时序分析过程中非常重要的一种技术，用于在某些情况下临时借用一些时钟周期，以确保芯片的时序约束得到满足。如果数据到来的比较晚，在B点到来，只要不超过半个时钟周期，也是可以被采集到（因为latch是电平触发的，在有效电平期间它是透明的）
Oracle Latch的学习【原创】
weixin_30756499的博客
12-04 435
Latch详解 — MaxChou 本文以学习为目的，大部分内容来自网络转载。 什么是Latch ...
latch应用总结-Time Borrowing/Lockup/Gating Check
qq_34326957的博客
06-06 3199
同步数字电路中主流还是用寄存器，但是锁存器(Latch)也不容忽视，它既能用作数据存储单元，又能作为时钟控制单元。
Time Borrowing in Latches
ygl892312492的博客
01-08 944
Static Timing Analysis applies a concept called Time Borrowing for latch based designs. This blog post explains time-borrowing, and is relevant to cases where your design has latches, and your timi
timing borrowing
seu他山之石的博客
07-03 877
timing borrowing 时序中useful skew和timing borrowing DOMAIN1和DOMAIN2分别为两个clock domain，在func mode下两个domain不存在相互交互的path。因此，在做时钟树综合（CTS）时，会各自独立长clock tree，即他们之间的clock latency可能存在较大的差异。在func模式下不会有任何问题。但是，在做DFT的时候，我们将DOMAIN1和DOMAIN2的寄存器串在一条链上了。在scan shift时是有问题的。他
VLSI Basic3——time borrowing
weixin_41788560的博客
04-01 3512
存储时序电路 有两种类型的存储时序电路是触发器（寄存器）和锁存器。（flip flop (registers) 和 latches.） 基于触发器的系统（Flip flop based system）： 数据在时钟的一个上升沿启动，并且必须在时钟的下一个上升沿之前建立。 如果两个触发器之间存在的组合逻辑延迟非常大，那么捕获触发器就会延迟到达，数据可能会进入亚稳态。 如果两个 FF 之间存在的组合逻辑延迟较小，即它提前到达，那么在这种情况下浪费时间。 基...
time borrowing
最新发布
08-15
在计算机科学和编程语言设计中，"time borrowing" 并不是一个广泛使用的术语。然而，可以基于类似概念（如资源借用和生命周期管理）来推测其含义。在诸如 Rust 这样的系统级编程语言中，"borrowing" 通常指代对数据...
time borrowing information
11-05
时间借用信息指的是借助时间来获取或传达信息的过程。在现代社会中，我们常常通过各种媒介和渠道来获取和传递信息，而这些媒介和渠道都需要消耗时间。 首先，借用时间来获取信息是指我们花费时间去研究和学习。...
STA | 4. Latch应用总结！附Time Borrowing，Lockup，Clock Gating Check概念解析
RTL2GDS的博客
03-22 7589
原文链接： STA | 4. Latch应用总结！附Time Borrowing，Lockup，Clock Gating Check概念解析 你好，我是老本(Benjamin)。 前几篇STA文章谈到，同步数字电路中的Path主流还是用寄存器，但是锁存器(Latch)相关的Path也不容忽视，它既能用作数据存储单元，又能作为时钟控制单元。这一篇就讲讲Latch的功能，相关的Timing Path如...
静态时序分析——Timing borrow
沧海一升的博客
08-31 1万+
Timing Borrow技术又称为cycle stealing技术，主要是利用latch的电平敏感特性，通过有效电平获取数据，通过无效电平保持被锁存的数据，主要用于解决路径时序不满足电路要求的情况
时序中useful skew和timing borrowing
热门推荐
cy413026的博客
04-19 1万+
for example, a path form regA to regB, if the clock arrived at regB later than at regA, thus the constraitn on the path form regA to regB would be a little loosen. it may help us to meet timing.it nam...
latch中的Timing Borrowing概念
ilearn的博客
10-11 791
静态时序分析将一个名为“timing borrowing”的概念应用于基于latch的设计。让我们考虑一个周期为10的时钟，占空比为50%：让我们也考虑一个简单的电路，如下所示：为了便于理解，让我们假设每个触发器的setup和hold检查是“0”。此外，假设clock skew和clock latency为“0”。在时间0时从F1发射的数据在时间10时在F2采样。因此，如果数据在10单位...
latch&timeborrowing&Lookup latch
xunran111的博客
03-18 2217
原创文章 latch(锁存器),电路图结构如下 当 E = 1 时，latch直传（transparent），D端信号的变化会即时反应在Q端； 当 E = 0 时，latch关断（closed），Q端保持关断瞬间D端的值。 设计中使用Latch的好处是，相比寄存器的面积更小，功耗更低，可以从后级电路进行time borrowing，更容易满足setup time，然而坏处是STA分析不会那么直接，下面我们就看看引入了Latch的Timing Path如何分析。 Timing borrowing 由于锁
时序约束进阶二：set_max_time_borrow详解
zyp626的博客
09-01 1340
​Set_maximum_time_borrow约束是设置锁存器用于优化时序可以从下一个阶段中借用的最大时间。下面对setup_maximum_time_borrow的使用场景进行介绍。​存储电路设计有两种类型：触发器（Flip Flop）和锁存器(Latch)。a)使用触发器的设计数据从时钟的上升沿启动，必须在下一个时钟上升沿到达前的set up时间内到达目的触发器，如果两个触发器的组合逻辑时延太大，那么数据将没法被捕获触发器所捕获，捕获的数据将不稳定，如果数据到达的时间太早，造成时间资源浪费。
Latch使用总结（自用）
weixin_44231615的博客
03-17 2403
文献《IC芯片设计中的静态时序分析实践》（Static Timing Analysis for Nanometer Designs:A Practical Approach）10.2小节很好的解释了latch的time borrowing特性，图 2中ULAT1是高电平敏感的锁存器，UFF2是上升沿有效的D触发器。第一种电路消耗的Cell数会更多，Mux的En信号会控制多个bit，即Q的位宽大小的信号，但是时钟门控的En只会控制单个bit，即时钟。图 5使用ICG作时钟的gating，无毛刺产生。
在PreCTS模式下，如何验证更改默认设置后的优化效果？
weixin_45371279的博客
06-19 802
在 PreCTS（时钟树综合前）模式下验证默认设置更改后的优化效果，需要从时序、面积、功耗及 DRC 合规性等多维度进行评估。
（九）STA——Time Borrowing
钟树的博客
08-25 144
课程来源opening edge：边沿跳变之后是有效沿closing edge：边沿跳变之后是无效沿
《静态时序分析实用方法》第十章翻译
weixin_41788560的博客
08-28 6952
第 10 章 稳健验证（Robust Verification） 介绍一些高级关键的主题，比如说on-chip variation, time borrowing, hierarchical methodology, power management 和statistical timing analysis。 本章描述了特殊的 STA 分析，例如时间借用（ time borrowing）、时钟门控（clock gating）和非顺序时序检查（non-sequential timing c...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值