【小白向/Cadence16.6网表导入/绘制板框/摆放元器件/更新封装】

---

前言

在绘制好原理图、添加好封装、成功生成网表后，就需要进入到allegro中完成后续的工作。本篇记录了allegro导入生成的网表、绘制PCB板框、摆放元器件、更新元器件封装等操作。希望能给到初学者一些allegro的操作思路。

---

一、网表导入

1、新建PCB

2、封装的路径设置
Diaplay → User Preferences Editor
Paths → libray 更改devpath、padpath、psmpath三项的路径（可只设置后两项的路径）

3、在新建的PCB中导入网表
File → Import → Logic

二、绘制板框（手动绘制）

1、指定坐标原点
Steup → Change Drawing Origin → 此时鼠标点击哪里，哪里就是原点（如果操作时候看不见原点，在Setup → Design Parameter Editor中进行设置）